感謝您使用 Altera DE教學開發板。這塊板子的著眼于為在數字邏輯，計算機組織和FPGA方面的學習提供一個理想的工具。它在硬件和CAD工具上應用先進的技術為學生和專業人員展示了一個寬廣的主題。該板具有多種特點，非常適合各大學課程在實驗室環境下的一系列設計項目和非常復雜尖端的數字系統的開發和應用。Altera公司為DE2板提供了套支持文件，例如學習指導，現成的教學實驗練習和豐富的插圖說明DE2的特點DE2板是以 Cyclonell2C35FPGA為特點的672針引腳的包裝。板上所有重要的部件都與板上的芯片相連，使用戶能夠控制板上各種的操作DE2板包括了很多開關（兼有撥動開關和按鍵），發光二極管和七段數碼管。在更多進一步的實驗中還用到了SRAM，SDRAM Fash以及16×駙字符液晶。需要進行處理器和O接口試驗時，可以簡單的用 Altera Niosll處理器和象RS-232和PS/2標準接口。進行涉及音頻和視頻的實驗時，也有標準MC、line-in video-in（TV Decoder）和VGA（10-bit dac），這些特點都能夠被用來制作CD質量的音頻應用程序和專業的視頻圖象。為了能夠設計更強大的項目，DE2還提供了USB20接口（包括主、從USB），10/100M自適應以太網，紅外（lRDA）接口，以及SD卡接口。最后，可以通過兩排擴展O口與其它用戶自定義的板子相連。
標簽： altera
上傳時間： 2022-04-01
上傳用戶：bluedrops
反激式開關電源變壓器設計的詳細步驟85W反激變壓器設計的詳細步驟 1. 確定電源規格. 1).輸入電壓范圍Vin=90—265Vac; 2).輸出電壓/負載電流:Vout1=42V/2A, Pout=84W 3).轉換的效率=0.80 Pin=84/0.8=105W 2. 工作頻率，匝比, 最低輸入電壓和最大占空比確定. Ｖmos*0.8>Vinmax+n(Vo+Vf)600*0.8>373+n(42+1)得n<2.5Vd*0.8>Vinmax/n+Vo400*0.8>373/n+42得n>1.34 所以n取1.6最低輸入電壓Vinmin=√[(Vacmin√2)* (Vacmin√2)-2Pin(T/2-tc)/Cin=(90√2*90√2-2*105*(20/2-3)/0.00015=80V取:工作頻率fosc=60KHz, 最大占空比Dmax=n(Vo+Vf)/[n(Vo+Vf)+Vinmin]= 1.6(42+1)/[1.6(42+1)+80]=0.45 Ton(max)=1/f*Dmax=0.45/60000=7.5us 3. 變壓器初級峰值電流的計算. Iin-avg=1/3Pin/Vinmin=1/3*105/80=0.4AΔIp1=2Iin-avg/D=2*0.4/0.45=1.78AIpk1=Pout/?/Vinmin*D+ΔIp1=84/0.8/80/0.45=2.79A 4. 變壓器初級電感量的計算. 由式子Vdc=Lp*dip/dt,得: Lp= Vinmin*Ton(max)/ΔIp1 =80*0.0000075/1.78 =337uH 取Lp=337 uH 5.變壓器鐵芯的選擇. 根據式子Aw*Ae=Pt*1000000/[2*ko*kc*fosc*Bm*j*?],其中: Pt(標稱輸出功率)= Pout=84W Ko(窗口的銅填充系數)=0.4 Kc(磁芯填充系數)=1(對于鐵氧體), 變壓器磁通密度Bm=1500Gs j(電流密度): j=4A/mm2;Aw*Ae=84*1000000/[2*0.4*1*60*103*1500Gs*4*0.80]=0.7cm4 考慮到繞線空間,選擇窗口面積大的磁芯,查表: ER40/45鐵氧體磁芯的有效截面積Ae=1.51cm2 ER40/45的功率容量乘積為 Ap = 3.7cm4 >0.7cm4 故選擇ER40/45鐵氧體磁芯. 6.變壓器初級匝數 1).由Np=Vinmin*Ton/[Ae*Bm],得: Np=80*7.5*10n-6/[1.52*10n-4*0.15] =26.31 取 Np =27T 7. 變壓器次級匝數的計算. Ns1(42v)=Np/n=27/1.6=16.875 取Ns1 = 17T Ns2(15v)=(15+1)* Ns1/(42+1)=6.3T 取Ns2 = 7T
上傳時間： 2022-04-15
上傳用戶：
主要內容介紹 Allegro 如何載入 Netlist，進而認識新式轉法和舊式轉法有何不同及優缺點的分析，透過本章學習可以對 Allegro 和 Capture 之間的互動關係，同時也能體驗出 Allegro 和 Capture 同步變更屬性等強大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉入動作只是針對由 Capture（線路圖部分）產生的 Netlist 轉入 Allegro（Layout部分）1． 在 OrCAD Capture 中設計好線路圖。2． 然後由 OrCAD Capture 產生 Netlist（annotate 是在進行線路圖根據第五步產生的資料進行編改）。 3． 把產生的 Netlist 轉入 Allegro（layout 工作系統）。 4． 在 Allegro 中進行 PCB 的 layout。 5． 把在 Allegro 中產生的 back annotate（Logic）轉出（在實際 layout 時可能對原有的 Netlist 有改動過），並轉入 OrCAD Capture 裏進行回編。
上傳時間： 2022-04-28
上傳用戶：kingwide
在電子設計中一定會用到各種元器件的原理圖和封裝圖，每個人在使用過程中可以自己創建或者在網站下載或者網上購買，但是所有的封裝庫混在一起比較混亂，命名規則也五花八門。長此以往導致自己使用很麻煩，所以本人根據元器件的封裝類型，約束了封裝的命名規則，便于查找和使用。本人致力于將所有常用的元器件封裝做一套完整的封裝庫，以便于大家使用。另外對于3D封裝，一般是借用其他人的封裝庫而創建的，由于本人不是機械設計出生，部分3D封裝尺寸可能不是很正確望見諒。對于直插的排阻可以使用SIP封裝，本人會在后續的資料中上傳。電阻內容較少，不設下載積分。后續資料會需要少量積分，也是希望大家能夠喜歡并給與鼓勵。如果能打賞一二就萬分感激了。
上傳時間： 2022-05-04
上傳用戶：
繼電器Altium封裝 AD封裝庫 2D+3D PCB封裝庫-11MBAltium Designer設計的PCB封裝庫文件，集成2D和3D封裝，可直接應用的到你的產品設計中。PCB庫封裝列表：PCB Library : 繼電器.PcbLibDate : 2020/6/9Time : 6:30:48Component Count : 47Component Name-----------------------------------------------012-1HW_BK012-1HW_W012-1ZW_BK012-1ZW_WATQ203G6K-2F-YHF46-xx-HS1HFD3-DIPHFD3-SMDHK19F-DCHK4100FHRS1HHRS2HJQX-14FC-1A_BKJQX-14FC-1A_WJQX-14FC-1AH_BKJQX-14FC-1AH_WJQX-14FC-1B_BKJQX-14FC-1B_WJQX-14FC-1BH_BKJQX-14FC-1BH_WJQX-14FC-1C_BKJQX-14FC-1C_WJQX-14FC-1CH_BKJQX-14FC-1CH_WJQX-14FC-2A_BKJQX-14FC-2A_WJQX-14FC-2B_BKJQX-14FC-2B_WJQX-14FC-2C_BKJQX-14FC-2C_WJZC-23F(4123)JZC-32F_1HJZC-32F_1ZMKT6-S-12DHSLA-xxVDC-SL-ASPA-S-112DMSRD-A_BSRD-A_BKSRD-A_YSRD-B_BSRD-B_BKSRD-B_YSRD-C_BSRD-C_BKSRD-C_YTA-1a
標簽： 繼電器
上傳時間： 2022-05-04
上傳用戶：
按鍵按鈕 Altium封裝 AD封裝庫 2D+3D PCB封裝庫-10MB，Altium Designer設計的PCB封裝庫文件，集成2D和3D封裝，可直接應用的到你的產品設計中。PCB庫封裝列表：LSW DIP-CHERRYTSW 3*6*4.3-S-WTSW 10x10x9-5Key-LSTSW DIP-3*6*4.3TSW DIP-3*6*4.3_VTSW DIP-3*6*5TSW DIP-3*6*5_VTSW DIP-6*6*4.3TSW DIP-6*6*4.3_VTSW DIP-6*6*5TSW DIP-6*6*5_VTSW DIP-6*6*6TSW DIP-6*6*6_VTSW DIP-6*6*7TSW DIP-6*6*7_VTSW DIP-6*6*8TSW DIP-6*6*8_VTSW DIP-6*6*9TSW DIP-6*6*9_VTSW DIP-6*6*10TSW DIP-6*6*10_VTSW DIP-6*6*11TSW DIP-6*6*11_VTSW DIP-6*6*12TSW DIP-6*6*12_VTSW DIP-6*6*13TSW DIP-6*6*14TSW DIP-6*6*15TSW DIP-12*12*4.3TSW DIP-12*12*5TSW DIP-12*12*6TSW DIP-12*12*7TSW DIP-12*12*8TSW DIP-12*12*9TSW DIP-12*12*10TSW DIP-12*12*11TSW DIP-12*12*12TSW DIP-12*12*13TSW SMD-3*6*2.5TSW SMD-3*6*4.3TSW SMD-3*6*5TSW SMD-4*4*1.5TSW SMD-6*6*4.3TSW SMD-6*6*5TSW SMD-6*6*6TSW SMD-6*6*7TSW SMD-6*6*8TSW SMD-6*6*9TSW SMD-6*6*10TSW SMD-6*6*11TSW SMD-6*6*12TSW SMD-6*6*13TSW SMD-6*6*14TSW SMD-6*6*15TSW SMD-12*12*4.3TSW SMD-12*12*5TSW SMD-12*12*6
標簽： 按鍵 按鈕 Altium designer
上傳時間： 2022-05-05
上傳用戶：aben
Altera(Intel)_MAX10_10M02SCU169開發板資料硬件參考設計+邏輯例程.QM_MAX10_10M02SCU169開發板主要特征參數如下所示：? 主控CPLD：10M02SCU169C8G；? 主控CPLD外部時鐘源頻率：50MHz；? 10M02SCU169C8G芯片內部自帶豐富的Block RAM資源；? 10M02SCU169C8G芯片邏輯單元數為2K LE；? QM_MAX10_10M02SCU169開發板板載Silicon Labs的CP2102芯片來實現USB轉串口功能；? QM_MAX10_10M02SCU169開發板板載MP2359高效率DC/DC提供CPLD芯片工作的3.3V電源；? QM_MAX10_10M02SCU169開發板引出了兩排50p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? QM_MAX10_10M02SCU169開發板引出了芯片的3路按鍵用于測試；? QM_MAX10_10M02SCU169開發板引出了芯片的3路LED用于測試；? QM_MAX10_10M02SCU169開發板引出了芯片的JTAG調試端口，采用雙排10p、2.54mm的排針；
上傳時間： 2022-05-11
上傳用戶：
Altera(Intel)_Cyclone10_10CL006開發板資料硬件參考設計+邏輯例程。QM_Cyclone10_10CL006開發板主要特征參數如下所示：? 主控FPGA：10CL006YU256C8G；? 主控FPGA外部時鐘源頻率：50MHz；? 10CL006YU256C8G芯片內部自帶豐富的Block RAM資源；? 10CL006YU256C8G芯片邏輯單元數為6K LE；? QM_Cyclone10_10CL006開發板板載MP2359高效率DC/DC提供FPGA芯片工作的3.3V電源；? QM_Cyclone10_10CL006開發板引出了兩排64p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? QM_Cyclone10_10CL006開發板引出了芯片的3路按鍵用于測試；? QM_Cyclone10_10CL006開發板引出了芯片的2路LED用于測試；? QM_Cyclone10_10CL006開發板引出了芯片的JTAG調試端口，采用雙排10p、2.54mm的排針；
上傳時間： 2022-05-11
上傳用戶：qingfengchizhu
Artix-7 XC7A35T-DDR3開發板資料硬件參考設計資料QM_ XC7A35T開發板主要特征參數如下所示：? 主控FPGA：XC7A35T-1FTG256C；? 主控FPGA外部時鐘源頻率：50MHz；? XC7A35T-1FTG256C芯片內部自帶豐富的Block RAM資源，達到了1,800kb；? XC7A35T-1FTG256C芯片邏輯單元數為33,280；? QM _XC7A35T板載N25Q064A SPI Flash芯片，8MB(64Mbit)的存儲容量；? QM _XC7A35T板載256MB鎂光的DDR3存儲器，型號為MT41K128M16JT-125:K；? QM _XC7A35T提供核心板芯片工作的3.3V電源，有一路3.3V的LED電源指示燈，板載高性能DC/DC芯片給FPGA 1.0V Core電壓，DDR3 1.5V電壓供電以及VDD_AUX的1.8V電壓；? QM _XC7A35T引出了兩排2x32p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? QM _XC7A35T引出了芯片的2路按鍵用于測試,其中一路用于PROGROM_B信號編程按鈕；? QM _XC7A35T引出了芯片的3路LED燈用于測試，其中一路LED為FPGA_DONE信號指示燈；? QM _XC7A35T引出了芯片的JTAG調試端口，采用單排6p、2.54mm間距的排針；
標簽： DDR3
上傳時間： 2022-05-11
上傳用戶：shjgzh
Altera(Intel)_Cyclone_IV_EP4CE15_開發板資料硬件參考設計+邏輯例程Cyclone IV EP4CE15核心板主要特征參數如下所示：? 主控FPGA：EP4CE15F23C8N；? 主控FPGA外部時鐘源頻率：50MHz；? EP4CE15F23C8N芯片內部自帶豐富的Block RAM資源；? EP4CE15F23C8N芯片邏輯單元數為15K LE；? Cyclone IV EP4CE15板載W25Q064 SPI Flash芯片，8MB字節的存儲容量；? Cyclone IV EP4CE15板載Winbond 32MB的SDRAM，型號為W9825G6KH-6；? Cyclone IV EP4CE15核心板板載MP2315高效率DC/DC芯片提供FPGA芯片工作的3.3V電源；? Cyclone IV EP4CE15核心板引出了兩排64p、2.54mm間距的排座，可以用于外接24Bit的TFT液晶屏、CY7C68013 USB模塊、高速ADC采集模塊或者CMOS攝像頭模塊等；? Cyclone IV EP4CE15核心板引出了芯片的3路按鍵用于測試；? Cyclone IV EP4CE15核心板引出了芯片的2路LED用于測試；? Cyclone IV EP4CE15核心板引出了芯片的JTAG調試端口，采用雙排10p、2.54mm的排針；
上傳時間： 2022-05-11
上傳用戶：zhanglei193
