亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

DIP加高加塑公針

  • 基于FPGA的通用加擾算法(CSA)的設(shè)計和實現(xiàn).rar

    隨著數(shù)字視頻廣播的發(fā)展,觀眾將會面對越來越多綜合或?qū)iT頻道的選擇,欣賞到更高品質(zhì),更多服務(wù)的節(jié)目。而廣播業(yè)者則要為這些節(jié)目的版權(quán)購買,制作而承受更高的成本,單純的廣告收入已經(jīng)不夠。要求對用戶收取一定的收視費用,而另一方面,調(diào)查也顯示用戶是愿意預(yù)付一定費用以獲得更好服務(wù)的。條件接受系統(tǒng)(Conditional Access system)就是為了商業(yè)目的而對某些廣播服務(wù)實施接入控制,決定一個數(shù)字接受設(shè)備能否將特定的廣播節(jié)目展現(xiàn)給最終用戶的系統(tǒng)。CA技術(shù)要求既能使用戶自由選擇收看節(jié)目又能保護廣播業(yè)者的利益,確算只有已支付了或即將支付費用的用戶才能收看到所選的電視節(jié)目。在數(shù)字電視領(lǐng)域中,CA系統(tǒng)無疑將成為發(fā)展新服務(wù)的必需條件。但是在不同的運營商可能會使用不同的CA系統(tǒng),在不同的CA系統(tǒng)之間進行互操作所必需共同遵守的最基本條件是:通用的加擾算法。每個用戶接收設(shè)備中應(yīng)集成相應(yīng)的解擾模塊。在我國國家標準--數(shù)字電視條件接收系統(tǒng)GY/Z 175-2001的附錄H中有詳細的描述。 FPGA是英文Field Programmable Gate Array的縮寫,即現(xiàn)場可編程門陣列,它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。可以說,F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 首先本文簡要介紹CA系統(tǒng)的目的和組成,F(xiàn)PGA的結(jié)構(gòu)和原理,優(yōu)勢。然后介紹了利用FPGA來實現(xiàn)CA系統(tǒng)主要組成部分即加擾的原理和步驟,分析算法,劃分邏輯結(jié)構(gòu),軟件仿真,劃分硬件模塊,硬件性能分析,驗證平臺構(gòu)建,硬件實現(xiàn)等。 然后對以上各個部分做詳細的闡述。同時為了指導(dǎo)FPGA設(shè)計,給出了FPGA的結(jié)構(gòu)和原理與FPGA設(shè)計的基本原則、設(shè)計的基本技巧、設(shè)計的基本流程; 最后給出了該加擾系統(tǒng)的測試與驗證方法以及驗證和測試結(jié)果。

    標簽: FPGA CSA 算法

    上傳時間: 2013-06-22

    上傳用戶:chongchong2016

  • ATJ2075公版MP3圖紙+固件

    ATJ2075公版MP3圖紙+固件,圖紙就不要說了,自己看的懂吧,然后里面有固件的實用說明

    標簽: 2075 ATJ MP3 圖紙

    上傳時間: 2013-06-16

    上傳用戶:wsm555

  • AES加、解密算法的FPGA優(yōu)化設(shè)計

    2000年10月2日,美國國家標準與技術(shù)研究所宣布采用Rijndael算法作為高級加密標準,并于2002年5月26日正式生效,AES算法將在今后很長一段時間內(nèi),在信息安全中扮演重要角色。因此,對AES算法實現(xiàn)的研究就成為了國內(nèi)外的熱點,會在信息安全領(lǐng)域得到廣泛的應(yīng)用。用FPGA實現(xiàn)AES算法具有快速、靈活、開發(fā)周期短等優(yōu)點。 本論文就是針對AES加、解密算法在同一片F(xiàn)PGA中的優(yōu)化實現(xiàn)問題,在深入分析了AES算法的整體結(jié)構(gòu)、基本變換以及加、解密流程的基礎(chǔ)上,對AES算法的加、解密系統(tǒng)的FPGA優(yōu)化設(shè)計進行了研究。主要內(nèi)容為: 1.確定了實現(xiàn)方案以及關(guān)鍵技術(shù),在比較了常用的結(jié)構(gòu)后,采用了適合高速并行實現(xiàn)AES加、解密算法的結(jié)構(gòu)——內(nèi)外混合的流水線結(jié)構(gòu),并給出了總體的設(shè)計框圖。由于流水線結(jié)構(gòu)不適用于反饋模式,為了達到較高的運算速度,該系統(tǒng)使用的是電碼本模式(ECB)的工作方式; 2.對各個子模塊的設(shè)計分別予以詳細分析,結(jié)合算法本身和FPGA的特點,采用查表法優(yōu)化處理了字節(jié)代換運算,列混合運算和密鑰擴展運算。同時,考慮到應(yīng)用環(huán)境的不同,本設(shè)計支持數(shù)據(jù)分組為128比特,密鑰長度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片F(xiàn)PGA中實現(xiàn)的這個系統(tǒng)的優(yōu)化設(shè)計; 3.利用QLJARTUSII開發(fā)工具進行代碼的編寫工作和綜合編譯工作,在 MODELSIM中進行仿真并給出仿真結(jié)果,給出了各個模塊和整個設(shè)計的仿真測試結(jié)果; 4.和其他類似的設(shè)計做了橫向?qū)Ρ龋贸鼋Y(jié)論:本設(shè)計在保證了速度的基礎(chǔ)上實現(xiàn)了資源和速度的均衡,在性能上具有較大的優(yōu)勢。

    標簽: FPGA AES 解密 算法

    上傳時間: 2013-05-25

    上傳用戶:wcl168881111111

  • 橢圓曲線密碼體制中標量乘法運算的優(yōu)化和FPGA實現(xiàn)

    信息技術(shù)的不斷發(fā)展,對信息的安全提出了更高的要求.在應(yīng)用公鑰密碼體制的時候,對密鑰長度要求越來越大,處理的速度要求越來越快.而基于橢圓曲線離散對數(shù)問題的橢圓曲線密碼體制,因其每比特最大的安全性,受到了越來越廣泛的注意.橢圓曲線密碼體制(ECC:Elliptic Curve Cryptosystem)的快速實現(xiàn)也成為一個關(guān)注的方面.該文按照確定有限域、選取曲線參數(shù)、劃分結(jié)構(gòu)模塊、優(yōu)化模塊算法、實現(xiàn)模塊設(shè)計,驗證模塊功能的順序進行書寫.為了硬件實現(xiàn)上的方便,設(shè)計選擇了含有Ⅱ型優(yōu)化正規(guī)基的伽略域GF(2191),并在該域上構(gòu)造了隨機的橢圓曲線.根據(jù)層次化、結(jié)構(gòu)化的設(shè)計思路,將橢圓曲線上的標量乘法運算劃分成兩個運算層次:橢圓曲線上的運算和有限域上的運算.模塊劃分之后,利用自底向上的設(shè)計思路,主要針對有限域上的乘法運算進行了重要的改進,并對加法群中的標量乘運算的算法進行了分析、證明,以達到面積優(yōu)化和快速執(zhí)行的效果.具體設(shè)計中,采用硬件描述語言Verilog HDL,在Mentor Graphics公司出品的FPGA Advantage平臺上進行電路設(shè)計.完成了各個模塊的設(shè)計輸入和仿真.設(shè)計選用了Altera公司的APEX Ⅱ系列器件,利用第一方軟件Quartus Ⅱ 2.2進行綜合、布局、布線和時序仿真.文中給出了橢圓曲線上的點加、倍點和標量乘法模塊的具體設(shè)計結(jié)構(gòu)框圖.并且根據(jù)橢圓曲線的標量乘特點,提出了合適的驗證方案.該設(shè)計完成了橢圓曲線上的標量乘法運算.設(shè)計主要針對資源受限的應(yīng)用環(huán)境:改進了有限域上的乘法運算、使用了沒有預(yù)處理的標量乘算法.改進后的橢圓曲線標量乘法需要2,741,998個邏輯單元,在100MHz的時鐘約束下,運行一次標量乘法運算需要567.69us.該次設(shè)計的結(jié)果可以直接用來構(gòu)造橢圓曲線上的簽名、驗證、密鑰交換等算法.

    標簽: FPGA 橢圓曲線 密碼體制 乘法運算

    上傳時間: 2013-05-24

    上傳用戶:zhuo0008

  • 華碩內(nèi)部的PCB設(shè)計規(guī)范

    確保產(chǎn)品之制造性, R&D在設(shè)計階段必須遵循Layout相關(guān)規(guī)范, 以利制造單位能順利生產(chǎn), 確保產(chǎn)品良率, 降低因設(shè)計而重工之浪費. “PCB Layout Rule” Rev1.60 (發(fā)文字號: MT-8-2-0029)發(fā)文后, 尚有訂定不足之處, 經(jīng)補充修正成“PCB Layout Rule” Rev1.70. PCB Layout Rule Rev1.70, 規(guī)范內(nèi)容如附件所示, 其中分為: (1) ”PCB LAYOUT 基本規(guī)范”:為R&D Layout時必須遵守的事項, 否則SMT,DIP,裁板時無法生產(chǎn). (2) “錫偷LAYOUT RULE建議規(guī)范”: 加適合的錫偷可降低短路及錫球. (3) “PCB LAYOUT 建議規(guī)范”:為制造單位為提高量產(chǎn)良率,建議R&D在design階段即加入PCB Layout. (4) ”零件選用建議規(guī)范”: Connector零件在未來應(yīng)用逐漸廣泛, 又是SMT生產(chǎn)時是偏移及置件不良的主因,故制造希望R&D及采購在購買異形零件時能顧慮制造的需求, 提高自動置件的比例. (5) “零件包裝建議規(guī)范”:,零件taping包裝時, taping的公差尺寸規(guī)范,以降低拋料率.

    標簽: PCB 華碩 設(shè)計規(guī)范

    上傳時間: 2013-04-24

    上傳用戶:vendy

  • 基于FPGA的智能卡加密模塊

    隨著計算機和信息技術(shù)的飛速發(fā)展,信息的安全性越來越受到人們的重視。敏感信息的電子化在使用戶得到便利的同時,數(shù)據(jù)、資源免泄漏也成為了人們必須注意的一個大隱患。在這個信息全球化的時代,病毒、黑客、電子竊聽欺騙、網(wǎng)絡(luò)攻擊都是人們所必須面對的重大問題。出于這種需要,加密自然吸引了人們的注意力,而傳統(tǒng)的軟件加密技術(shù)已經(jīng)越來越不能滿足信息安全對運算速度和系統(tǒng)安全性的需求,硬件設(shè)施的開發(fā)顯示出其重要性,硬件加密模塊的地位也越來越重要。但其安全性仍存在著一定的問題,對安全性研究仍是不可放松的一個重要問題。 本文介紹了目前幾種流行加密算法及標準,并對典型的公鑰密碼標準RSA進一步說明。RSA算法可以進行數(shù)字簽名、數(shù)據(jù)加/解密,將其應(yīng)用于數(shù)據(jù)安全領(lǐng)域具有很大的意義。針對于目前硬件加解密相對于軟件加解密的種種優(yōu)勢,論文重點研究RSA算法的基于硬件FPGA的設(shè)計實現(xiàn)方案。FPGA是近幾年的超大規(guī)模集成電路設(shè)計的焦點,其速度及成本等都占有一定的優(yōu)勢。對RSA算法的FPGA設(shè)計,論文主要研究兩方面的內(nèi)容:密鑰生成部分中的素數(shù)檢測問題和加/解密算法中關(guān)鍵瓶頸--大數(shù)模乘及模冪運算。并進行了軟硬件的仿真、驗證與測試。論文對RSA設(shè)計模塊的可應(yīng)用領(lǐng)域之一--智能卡及其安全性做了簡單的介紹,并對論文所研究實現(xiàn)的模塊在其中的應(yīng)用進行了說明,從而體現(xiàn)了其實際應(yīng)用價值。

    標簽: FPGA 智能卡 加密模塊

    上傳時間: 2013-07-06

    上傳用戶:juyuantwo

  • Multisim11.0加破解及漢化補丁

    Multisim11.0加破解及漢化補丁

    標簽: Multisim 11.0 破解 漢化

    上傳時間: 2013-04-24

    上傳用戶:franktu

  • 加AGC的MIC放大電路

    加AGC的MIC放大電路,可用于對講系統(tǒng)的前置放大和其它放面的話筒音頻放大。。這個文件是用PADS畫的。

    標簽: AGC MIC 放大電路

    上傳時間: 2013-07-18

    上傳用戶:candice613

  • 全加器verilog程序

    四位全加器verilog源碼,簡單實用!歡迎下載

    標簽: verilog 全加器 程序

    上傳時間: 2013-05-16

    上傳用戶:a6697238

  • 32位單精度浮點加法器

    32位單精度浮點加法器。進行用加法運算,仿真輸出

    標簽: 精度 浮點 加法器

    上傳時間: 2013-04-24

    上傳用戶:x4587

主站蜘蛛池模板: 淮阳县| 建昌县| 霍城县| 长顺县| 鄂托克旗| 刚察县| 色达县| 奉节县| 新安县| 荣成市| 大同市| 凉城县| 巩留县| 沿河| 抚松县| 长岛县| 伊宁市| 阿图什市| 宁波市| 文昌市| 陆川县| 鸡泽县| 宜州市| 晋中市| 龙陵县| 建水县| 莒南县| 枣庄市| 滦南县| 济宁市| 桐庐县| 云南省| 达尔| 沭阳县| 宽城| 阆中市| 章丘市| 天长市| 昌平区| 镇康县| 资中县|