亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

DIP加塑排針

  • SATA2.0硬盤加解密接口芯片數(shù)據(jù)通路的設計與FPGA實現(xiàn).rar

    SATA接口是新一代的硬盤串行接口標準,和以往的并行硬盤接口比較它具有支持熱插拔、傳輸速率快、執(zhí)行效率高的明顯優(yōu)勢。SATA2.0是SATA的第二代標準,它規(guī)定在數(shù)據(jù)線上使用LVDS NRZ串行數(shù)據(jù)流傳輸數(shù)據(jù),速率可達3Gb/s。另外,SATA2.0還具有支持NCQ(本地命令隊列)、端口復用器、交錯啟動等一系列技術(shù)特征。正是由于以上的種種技術(shù)優(yōu)點,SATA硬盤業(yè)已被廣泛的使用于各種企業(yè)級和個人用戶。 硬盤作為主要的信息載體之一,其信息安全問題尤其引起人們的關(guān)注。由于在加密時需要實時處理大量的數(shù)據(jù),所以對硬盤數(shù)據(jù)的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤加密和SATA接口結(jié)合起來進行設計和研究,完成基于SATA2.0接口的加解密芯片系統(tǒng)設計具有重要的使用價值和研究價值。 本論文首先介紹了SATA2.0的總線協(xié)議,其協(xié)議體系結(jié)構(gòu)包括物理層、鏈路層、傳輸層和命令層,并對系統(tǒng)設計中各個層次中涉及的關(guān)鍵問題進行了闡述。其次,本論文對ATA協(xié)議和命令進行了詳細的解釋和分析,并針對設計中涉及的命令和對其做出的修改進行了說明。接著,本論文對SATA2.0加解密控制芯片的系統(tǒng)設計進行了講解,包括硬件平臺搭建和器件選型、模塊和功能劃分、系統(tǒng)工作原理等,剖析了系統(tǒng)設計中的難點問題并給出解決問題的方法。然后,對系統(tǒng)數(shù)據(jù)通路的各個模塊的設計和實現(xiàn)進行詳盡的闡述,并給出各個模塊的驗證結(jié)果。最后,本文簡要的介紹了驗證平臺搭建和測試環(huán)境、測試方法等問題,并分析測試結(jié)果。 本SATA2.0硬盤加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進行測試,目前工作正常,性能良好,已經(jīng)達到項目性能指標要求。本論文在SATA加解密控制芯片設計與實現(xiàn)方面的研究成果,具有通用性、可移植性,有一定的理論及經(jīng)濟價值。

    標簽: SATA FPGA 2.0

    上傳時間: 2013-04-24

    上傳用戶:JIUSHICHEN

  • 基于FPGA的通用加擾算法(CSA)的設計和實現(xiàn).rar

    隨著數(shù)字視頻廣播的發(fā)展,觀眾將會面對越來越多綜合或?qū)iT頻道的選擇,欣賞到更高品質(zhì),更多服務的節(jié)目。而廣播業(yè)者則要為這些節(jié)目的版權(quán)購買,制作而承受更高的成本,單純的廣告收入已經(jīng)不夠。要求對用戶收取一定的收視費用,而另一方面,調(diào)查也顯示用戶是愿意預付一定費用以獲得更好服務的。條件接受系統(tǒng)(Conditional Access system)就是為了商業(yè)目的而對某些廣播服務實施接入控制,決定一個數(shù)字接受設備能否將特定的廣播節(jié)目展現(xiàn)給最終用戶的系統(tǒng)。CA技術(shù)要求既能使用戶自由選擇收看節(jié)目又能保護廣播業(yè)者的利益,確算只有已支付了或即將支付費用的用戶才能收看到所選的電視節(jié)目。在數(shù)字電視領(lǐng)域中,CA系統(tǒng)無疑將成為發(fā)展新服務的必需條件。但是在不同的運營商可能會使用不同的CA系統(tǒng),在不同的CA系統(tǒng)之間進行互操作所必需共同遵守的最基本條件是:通用的加擾算法。每個用戶接收設備中應集成相應的解擾模塊。在我國國家標準--數(shù)字電視條件接收系統(tǒng)GY/Z 175-2001的附錄H中有詳細的描述。 FPGA是英文Field Programmable Gate Array的縮寫,即現(xiàn)場可編程門陣列,它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。可以說,F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 首先本文簡要介紹CA系統(tǒng)的目的和組成,F(xiàn)PGA的結(jié)構(gòu)和原理,優(yōu)勢。然后介紹了利用FPGA來實現(xiàn)CA系統(tǒng)主要組成部分即加擾的原理和步驟,分析算法,劃分邏輯結(jié)構(gòu),軟件仿真,劃分硬件模塊,硬件性能分析,驗證平臺構(gòu)建,硬件實現(xiàn)等。 然后對以上各個部分做詳細的闡述。同時為了指導FPGA設計,給出了FPGA的結(jié)構(gòu)和原理與FPGA設計的基本原則、設計的基本技巧、設計的基本流程; 最后給出了該加擾系統(tǒng)的測試與驗證方法以及驗證和測試結(jié)果。

    標簽: FPGA CSA 算法

    上傳時間: 2013-06-22

    上傳用戶:chongchong2016

  • AES加、解密算法的FPGA優(yōu)化設計

    2000年10月2日,美國國家標準與技術(shù)研究所宣布采用Rijndael算法作為高級加密標準,并于2002年5月26日正式生效,AES算法將在今后很長一段時間內(nèi),在信息安全中扮演重要角色。因此,對AES算法實現(xiàn)的研究就成為了國內(nèi)外的熱點,會在信息安全領(lǐng)域得到廣泛的應用。用FPGA實現(xiàn)AES算法具有快速、靈活、開發(fā)周期短等優(yōu)點。 本論文就是針對AES加、解密算法在同一片F(xiàn)PGA中的優(yōu)化實現(xiàn)問題,在深入分析了AES算法的整體結(jié)構(gòu)、基本變換以及加、解密流程的基礎上,對AES算法的加、解密系統(tǒng)的FPGA優(yōu)化設計進行了研究。主要內(nèi)容為: 1.確定了實現(xiàn)方案以及關(guān)鍵技術(shù),在比較了常用的結(jié)構(gòu)后,采用了適合高速并行實現(xiàn)AES加、解密算法的結(jié)構(gòu)——內(nèi)外混合的流水線結(jié)構(gòu),并給出了總體的設計框圖。由于流水線結(jié)構(gòu)不適用于反饋模式,為了達到較高的運算速度,該系統(tǒng)使用的是電碼本模式(ECB)的工作方式; 2.對各個子模塊的設計分別予以詳細分析,結(jié)合算法本身和FPGA的特點,采用查表法優(yōu)化處理了字節(jié)代換運算,列混合運算和密鑰擴展運算。同時,考慮到應用環(huán)境的不同,本設計支持數(shù)據(jù)分組為128比特,密鑰長度為128比特、192比特以及256比特三種模式下的AES算法加、解密過程。完成了AES加、解密算法在同一片F(xiàn)PGA中實現(xiàn)的這個系統(tǒng)的優(yōu)化設計; 3.利用QLJARTUSII開發(fā)工具進行代碼的編寫工作和綜合編譯工作,在 MODELSIM中進行仿真并給出仿真結(jié)果,給出了各個模塊和整個設計的仿真測試結(jié)果; 4.和其他類似的設計做了橫向?qū)Ρ龋贸鼋Y(jié)論:本設計在保證了速度的基礎上實現(xiàn)了資源和速度的均衡,在性能上具有較大的優(yōu)勢。

    標簽: FPGA AES 解密 算法

    上傳時間: 2013-05-25

    上傳用戶:wcl168881111111

  • 華碩內(nèi)部的PCB設計規(guī)范

    確保產(chǎn)品之制造性, R&D在設計階段必須遵循Layout相關(guān)規(guī)范, 以利制造單位能順利生產(chǎn), 確保產(chǎn)品良率, 降低因設計而重工之浪費. “PCB Layout Rule” Rev1.60 (發(fā)文字號: MT-8-2-0029)發(fā)文后, 尚有訂定不足之處, 經(jīng)補充修正成“PCB Layout Rule” Rev1.70. PCB Layout Rule Rev1.70, 規(guī)范內(nèi)容如附件所示, 其中分為: (1) ”PCB LAYOUT 基本規(guī)范”:為R&D Layout時必須遵守的事項, 否則SMT,DIP,裁板時無法生產(chǎn). (2) “錫偷LAYOUT RULE建議規(guī)范”: 加適合的錫偷可降低短路及錫球. (3) “PCB LAYOUT 建議規(guī)范”:為制造單位為提高量產(chǎn)良率,建議R&D在design階段即加入PCB Layout. (4) ”零件選用建議規(guī)范”: Connector零件在未來應用逐漸廣泛, 又是SMT生產(chǎn)時是偏移及置件不良的主因,故制造希望R&D及采購在購買異形零件時能顧慮制造的需求, 提高自動置件的比例. (5) “零件包裝建議規(guī)范”:,零件taping包裝時, taping的公差尺寸規(guī)范,以降低拋料率.

    標簽: PCB 華碩 設計規(guī)范

    上傳時間: 2013-04-24

    上傳用戶:vendy

  • BGA布線指南

    BGA布線指南 BGA CHIP PLACEMENT AND ROUTING RULE BGA是PCB上常用的組件,通常CPU、NORTH BRIDGE、SOUTH BRIDGE、AGP CHIP、CARD BUS CHIP…等,大多是以bga的型式包裝,簡言之,80﹪的高頻信號及特殊信號將會由這類型的package內(nèi)拉出。因此,如何處理BGA package的走線,對重要信號會有很大的影響。 通常環(huán)繞在BGA附近的小零件,依重要性為優(yōu)先級可分為幾類: 1. by pass。 2. clock終端RC電路。 3. damping(以串接電阻、排組型式出現(xiàn);例如memory BUS信號) 4. EMI RC電路(以dampin、C、pull height型式出現(xiàn);例如USB信號)。 5. 其它特殊電路(依不同的CHIP所加的特殊電路;例如CPU的感溫電路)。 6. 40mil以下小電源電路組(以C、L、R等型式出現(xiàn);此種電路常出現(xiàn)在AGP CHIP or含AGP功能之CHIP附近,透過R、L分隔出不同的電源組)。 7. pull low R、C。 8. 一般小電路組(以R、C、Q、U等型式出現(xiàn);無走線要求)。 9. pull height R、RP。 中文DOC,共5頁,圖文并茂

    標簽: BGA 布線

    上傳時間: 2013-04-24

    上傳用戶:cxy9698

  • Multisim11.0加破解及漢化補丁

    Multisim11.0加破解及漢化補丁

    標簽: Multisim 11.0 破解 漢化

    上傳時間: 2013-04-24

    上傳用戶:franktu

  • 加AGC的MIC放大電路

    加AGC的MIC放大電路,可用于對講系統(tǒng)的前置放大和其它放面的話筒音頻放大。。這個文件是用PADS畫的。

    標簽: AGC MIC 放大電路

    上傳時間: 2013-07-18

    上傳用戶:candice613

  • 全加器verilog程序

    四位全加器verilog源碼,簡單實用!歡迎下載

    標簽: verilog 全加器 程序

    上傳時間: 2013-05-16

    上傳用戶:a6697238

  • 32位單精度浮點加法器

    32位單精度浮點加法器。進行用加法運算,仿真輸出

    標簽: 精度 浮點 加法器

    上傳時間: 2013-04-24

    上傳用戶:x4587

  • ARM加載FPGA.實現(xiàn)ARM和FPGA之間的正確通信1

    ARM加載FPGA.實現(xiàn)ARM和FPGA之間的正確通信

    標簽: FPGA ARM 通信

    上傳時間: 2013-08-05

    上傳用戶:ardager

主站蜘蛛池模板: 兰溪市| 方山县| 五河县| 南宫市| 秦皇岛市| 泰兴市| 南澳县| 巴青县| 临朐县| 亚东县| 台南市| 白银市| 永济市| 忻州市| 敦煌市| 东山县| 昌平区| 乌拉特后旗| 甘泉县| 海阳市| 荔波县| 清河县| 秀山| 宜黄县| 县级市| 江津市| 澎湖县| 新源县| 宕昌县| 大足县| 稷山县| 延吉市| 姜堰市| 游戏| 昌乐县| 延吉市| 黄浦区| 隆昌县| 乐都县| 浙江省| 宁安市|