設(shè)計(jì)高速電路必須考慮高速訊 號(hào)所引發(fā)的電磁干擾、阻抗匹配及串音等效應(yīng),所以訊號(hào)完整性 (signal integrity)將是考量設(shè)計(jì)電路優(yōu)劣的一項(xiàng)重要指標(biāo),電路日異複雜必須仰賴可 靠的軟體來(lái)幫忙分析這些複雜的效應(yīng),才比較可能獲得高品質(zhì)且可靠的設(shè)計(jì), 因此熟悉軟體的使用也將是重要的研究項(xiàng)目之一。另外了解高速訊號(hào)所引發(fā)之 各種效應(yīng)(反射、振鈴、干擾、地彈及串音等)及其克服方法也是研究高速電路 設(shè)計(jì)的重點(diǎn)之一。目前高速示波器的功能越來(lái)越多,使用上很複雜,必須事先 進(jìn)修學(xué)習(xí),否則無(wú)法全盤(pán)了解儀器之功能,因而無(wú)法有效發(fā)揮儀器的量測(cè)功能。 其次就是高速訊號(hào)量測(cè)與介面的一些測(cè)試規(guī)範(fàn)也必須熟悉,像眼圖分析,探針 效應(yīng),抖動(dòng)(jitter)測(cè)量規(guī)範(fàn)及高速串列介面量測(cè)規(guī)範(fàn)等實(shí)務(wù)技術(shù),必須充分 了解研究學(xué)習(xí),進(jìn)而才可設(shè)計(jì)出優(yōu)良之教學(xué)教材及教具。
標(biāo)簽: 高速電路
上傳時(shí)間: 2021-11-02
上傳用戶:jiabin
網(wǎng)絡(luò)奇技贏巧大搜捕
標(biāo)簽: 網(wǎng)絡(luò)
上傳時(shí)間: 2013-04-15
上傳用戶:eeworm
基于DSP和DDS的數(shù)字立體聲調(diào)頻發(fā)射系統(tǒng)
標(biāo)簽: DSP DDS 數(shù)字立體聲 調(diào)頻發(fā)射系統(tǒng)
上傳時(shí)間: 2013-06-18
上傳用戶:eeworm
基才DSP、DDS和ARM的雷達(dá)中頻信號(hào)模擬器設(shè)計(jì)與實(shí)現(xiàn)
上傳時(shí)間: 2013-06-03
上傳用戶:eeworm
專(zhuān)輯類(lèi)-網(wǎng)絡(luò)及電腦相關(guān)專(zhuān)輯-114冊(cè)-4.31G 網(wǎng)絡(luò)奇技贏巧大搜捕.pdf
標(biāo)簽: 網(wǎng)絡(luò)
上傳時(shí)間: 2013-07-25
上傳用戶:小寶愛(ài)考拉
作為電子類(lèi)專(zhuān)業(yè)學(xué)生,實(shí)驗(yàn)是提高學(xué)生對(duì)所學(xué)知識(shí)的印象以及發(fā)現(xiàn)問(wèn)題和解決問(wèn)題的能力,增加學(xué)生動(dòng)手能力的必須環(huán)節(jié)。本設(shè)計(jì)的目的就是開(kāi)發(fā)一套滿足學(xué)生實(shí)驗(yàn)需求的信號(hào)源,基于此目的本信號(hào)源并不需要突出的性能,但經(jīng)濟(jì)上要求低成本,同時(shí)要求操作簡(jiǎn)單,能夠輸出多種波形,并且利于學(xué)生在此平臺(tái)上認(rèn)識(shí)信號(hào)源原理,同時(shí)方便在此平臺(tái)上進(jìn)行拓展開(kāi)發(fā)。 設(shè)計(jì)中運(yùn)用虛擬儀器技術(shù)將計(jì)算機(jī)屏幕作為儀器面板,采用EPP接口,同時(shí)在FPGA上開(kāi)發(fā)控制電路,為后續(xù)開(kāi)發(fā)留下了空間,同時(shí)節(jié)省了成本。本設(shè)計(jì)采用地址線16位,數(shù)據(jù)線12位的靜態(tài)RAM作為信號(hào)源的波形存儲(chǔ)器,后端采用兩種濾波類(lèi)型對(duì)需要濾波的信號(hào)進(jìn)行濾波。啟動(dòng)信號(hào)時(shí)軟件需要先將波形數(shù)據(jù)預(yù)存在存儲(chǔ)器中便于調(diào)用,最后得到的結(jié)果基本滿足教學(xué)實(shí)驗(yàn)的需求。 本文結(jié)構(gòu)上首先介紹了直接采用DDS芯片制作信號(hào)源的利弊,及作者采用這種設(shè)計(jì)的初衷,然后介紹了信號(hào)源的整體結(jié)構(gòu),總體模塊。以下章節(jié)首先介紹FPGA內(nèi)部設(shè)計(jì),包括總體結(jié)構(gòu)和幾大部分模塊,包括:時(shí)鐘產(chǎn)生電路,相位累加器,數(shù)據(jù)輸入控制電路,濾波器控制電路,信號(hào)源啟動(dòng)控制電路。 然后介紹了其他模塊的設(shè)計(jì),包括存儲(chǔ)器選擇,幅度控制電路的設(shè)計(jì)以及濾波器電路的設(shè)計(jì),本設(shè)計(jì)的幅度控制采用兩級(jí)DA級(jí)聯(lián),以及后端電阻分壓網(wǎng)絡(luò)調(diào)節(jié)的方式進(jìn)行設(shè)計(jì),提高了幅度調(diào)節(jié)的范圍。對(duì)于濾波器的設(shè)計(jì),依據(jù)不同的信號(hào)頻率,分成了4個(gè)部分,對(duì)于500K以下的信號(hào)采用的是二階巴特沃斯有源低通濾波,對(duì)于500K以上至5M以下信號(hào)采用的五階RC低通濾波器。 在軟件設(shè)計(jì)部分,分成兩個(gè)部分,對(duì)于底層驅(qū)動(dòng)程序采用以Labwindows/CVI為平臺(tái)進(jìn)行開(kāi)發(fā),利用其編譯和執(zhí)行速度快,并且和LabVIEW能夠很好連接的特性。對(duì)于上層控制軟件,采用以LabVIEW為平臺(tái)進(jìn)行開(kāi)發(fā),充分利用其圖化設(shè)計(jì),易于擴(kuò)展。 論文最后對(duì)所做工作進(jìn)行了總結(jié),提出了進(jìn)一步改進(jìn)的方向。
上傳時(shí)間: 2013-04-24
上傳用戶:afeiafei309
直接數(shù)字頻率合成(DDS)是七十年代初提出的一種新的頻率合成技術(shù),其數(shù)字結(jié)構(gòu)滿足了現(xiàn)代電子系統(tǒng)的許多要求,因而得到了迅速的發(fā)展。現(xiàn)場(chǎng)可編程門(mén)陣列器件(FPGA)的出現(xiàn),改變了現(xiàn)代電子數(shù)字系統(tǒng)的設(shè)計(jì)方法,提供了一種全新的設(shè)計(jì)模式。本論文結(jié)合這兩項(xiàng)技術(shù),并利用單片機(jī)控制靈活的特點(diǎn),開(kāi)發(fā)了一種雙通道波形發(fā)生器。在實(shí)現(xiàn)過(guò)程中,選用了Altera公司的EP1C6Q240C8芯片作為產(chǎn)生波形數(shù)據(jù)的主芯片,充分利用了該芯片的超大集成性和快速性。在控制芯片上選用ATMAL的AT89C51單片機(jī)作為控制芯片。本設(shè)計(jì)中,F(xiàn)PGA芯片的設(shè)計(jì)和與控制芯片的接口設(shè)計(jì)是一個(gè)難點(diǎn),本文利用Altera的設(shè)計(jì)工具Quartus Ⅱ并結(jié)合Verilog-HDL語(yǔ)言,采用硬件編程的方法很好地解決了這一問(wèn)題。 本文首先介紹了波形發(fā)生器的研究背景和DDS的理論。然后詳盡地?cái)⑹隽擞肊P1C6Q240C8完成DDS模塊的設(shè)計(jì)過(guò)程,這是設(shè)計(jì)的基礎(chǔ)。接著分析了整個(gè)設(shè)計(jì)中應(yīng)處理的問(wèn)題,根據(jù)設(shè)計(jì)原理就功能上進(jìn)行了劃分,將整個(gè)儀器功能劃分為控制模塊、外圍硬件、FPGA器件三個(gè)部分來(lái)實(shí)現(xiàn)。然后就這三個(gè)部分分別詳細(xì)地進(jìn)行了闡述。并且通過(guò)系列實(shí)驗(yàn),詳細(xì)地分析了該波形發(fā)生器的功能、性能、實(shí)現(xiàn)和實(shí)驗(yàn)結(jié)果。最后,結(jié)合在設(shè)計(jì)中的一些心得體會(huì),提出了本設(shè)計(jì)中的一些不足和改進(jìn)意見(jiàn)。通過(guò)實(shí)驗(yàn)說(shuō)明,本設(shè)計(jì)達(dá)到了預(yù)定的要求,并證明了采用軟硬件結(jié)合,利用FPGA實(shí)現(xiàn)基于DDS架構(gòu)的雙路波形發(fā)生器是可行的。
上傳時(shí)間: 2013-06-09
上傳用戶:wxhwjf
頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域,目前,常用的頻率合成技術(shù)有直接頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法,是頻率合成的一次革命。全數(shù)字化的DDS技術(shù)由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩(wěn)定度高等優(yōu)點(diǎn)而成為現(xiàn)代頻率合成技術(shù)中的佼佼者。隨著數(shù)字集成電路、微電子技術(shù)和EDA技術(shù)的深入研究,DDS技術(shù)得到了飛速的發(fā)展。 DDS是把一系列數(shù)字量化形式的信號(hào)通過(guò)D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表,然后通過(guò)高速D/A轉(zhuǎn)換產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其它任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括以下三個(gè)部分:相位累加器可以時(shí)鐘的控制下完成相位的累加;相位一幅度碼轉(zhuǎn)換電路一般由ROM實(shí)現(xiàn);D/A轉(zhuǎn)換電路,將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。 現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)設(shè)計(jì)靈活、速度快,在數(shù)字專(zhuān)用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。本論文主要討論了如何利用FPGA來(lái)實(shí)現(xiàn)一個(gè)DDS系統(tǒng),該DDS系統(tǒng)的硬件結(jié)構(gòu)是以FPGA為核心實(shí)現(xiàn)的,使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發(fā)展,闡述了基于FPGA實(shí)現(xiàn)DDS技術(shù)的意義;然后介紹了DDS的基本理論;接著介紹了FPGA的基礎(chǔ)知識(shí)如結(jié)構(gòu)特點(diǎn)、開(kāi)發(fā)流程、使用工具等;隨后介紹了利用FPGA實(shí)現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)、優(yōu)化方法等。重點(diǎn)介紹DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法,給出了部分VHDL源程序。采用該方法設(shè)計(jì)的DDS系統(tǒng)可以很容易地嵌入到其他系統(tǒng)中而不用外接專(zhuān)用DDS芯片,具有高性能、高性價(jià)比,電路結(jié)構(gòu)簡(jiǎn)單等特點(diǎn);接著對(duì)輸出信號(hào)頻譜進(jìn)行了分析,特別是對(duì)信號(hào)的相位截?cái)嗾`差和幅度量化誤差進(jìn)行了詳細(xì)的討論,由此得出了改善系統(tǒng)性能的幾種方法;最后給出硬件實(shí)物照片和測(cè)試結(jié)果,并對(duì)此作了一定的分析。
上傳時(shí)間: 2013-07-05
上傳用戶:suxuan110425
頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域。目前,常用的頻率合成技術(shù)有直接式頻率合成,鎖相頻率合成和直接數(shù)字頻率合成(DDS)。本次設(shè)計(jì)是利用FPGA完成一個(gè)DDS系統(tǒng)并利用該系統(tǒng)實(shí)現(xiàn)模擬信號(hào)的數(shù)字化調(diào)頻。 DDS是把一系列數(shù)字量形式的信號(hào)通過(guò)D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表,然后通過(guò)高速D/A轉(zhuǎn)換器產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其他任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括:相位累加器,可在時(shí)鐘的控制下完成相位的累加;相位碼—幅度碼轉(zhuǎn)換電路,一般由ROM實(shí)現(xiàn);DA轉(zhuǎn)換電路,將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。DDS系統(tǒng)可以很方便地獲得頻率分辨率很精細(xì)且相位連續(xù)的信號(hào),也可以通過(guò)改變相位字改變信號(hào)的相位,因此也廣泛用于數(shù)字調(diào)頻和調(diào)相。本次數(shù)字化調(diào)頻的基本思想是利用AD轉(zhuǎn)換電路將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào),同時(shí)用該數(shù)字信號(hào)與一個(gè)固定的頻率字累加,形成一個(gè)受模擬信號(hào)幅度控制的頻率字,從而獲得一個(gè)頻率受模擬信號(hào)的幅度控制的正弦波,即實(shí)現(xiàn)了調(diào)頻。該DDS數(shù)字化調(diào)頻方案的硬件系統(tǒng)是以FPGA為核心實(shí)現(xiàn)的。使用Altera公司的ACEX1K系列FPGA,整個(gè)系統(tǒng)由VHDL語(yǔ)言編程,開(kāi)發(fā)軟件為MAX+PLUSⅡ。經(jīng)過(guò)實(shí)際測(cè)試,該系統(tǒng)在頻率較低時(shí)與理論值完全符合,但在高頻時(shí),受器件速度的限制,波形有較大的失真。
標(biāo)簽: FPGA DDS 數(shù)字化 調(diào)頻
上傳時(shí)間: 2013-06-14
上傳用戶:ljt101007
DDS(Direct Digital Synthesis直接數(shù)字頻率合成技術(shù))是廣泛應(yīng)用的信號(hào)生成方法,其優(yōu)點(diǎn)是易于程控,輸出頻率分辨率高,同時(shí)芯片的集成度高,適合于嵌入式系統(tǒng)設(shè)計(jì)。針對(duì)現(xiàn)有的壓電陶瓷電源輸出波形頻率、相位等不能程控、電路集成度不高、體積和功耗較大等問(wèn)題,本文以ARM作為控制電路核心,引入DDS技術(shù)產(chǎn)生輸出的波形信號(hào),并由集成高壓運(yùn)放將波形信號(hào)提高至輸出級(jí)的電壓和功率。 在壓電陶瓷電源硬件電路中采用了模塊化設(shè)計(jì),主要分為ARM控制電路、DDS系統(tǒng)驅(qū)動(dòng)電路和波形調(diào)理電路、高壓運(yùn)放電路等幾個(gè)部分。電源控制電路以三星公司的S3C2440控制器為核心,以觸摸屏作為人機(jī)輸入界面;DDS芯片選用ADI公司的AD9851,設(shè)計(jì)了DDS系統(tǒng)外圍驅(qū)動(dòng)電路,濾波和信號(hào)調(diào)理電路,并應(yīng)用了將DDS與鎖相環(huán)技術(shù)相結(jié)合的雜散問(wèn)題解決方案;高壓運(yùn)放電路由兩級(jí)運(yùn)放電路組成,采用了電壓控制型驅(qū)動(dòng)原理,放大電路的核心是PA92集成高壓運(yùn)放,加入了補(bǔ)償電路以提高系統(tǒng)的響應(yīng)帶寬,并在電源輸出設(shè)置了過(guò)電流保護(hù)和快速放電的放電回路。 電源軟件部分采用WINCE嵌入式系統(tǒng),根據(jù)WINCE系統(tǒng)驅(qū)動(dòng)架構(gòu)設(shè)計(jì)DDS芯片的流接口程序,編寫(xiě)了流接口函數(shù)和配置文件,并將流驅(qū)動(dòng)程序集成入WINCE系統(tǒng);編寫(xiě)了基于EVC的觸摸屏人機(jī)界面主程序,由主程序?qū)⒂脩糨斎雲(yún)?shù)轉(zhuǎn)換為DDS芯片的控制字,并采用動(dòng)態(tài)加載流驅(qū)動(dòng)方式將控制字送入DDS芯片實(shí)現(xiàn)了對(duì)其輸出的控制。 對(duì)電源進(jìn)行了不同典型波形輸出的測(cè)試實(shí)驗(yàn)。在實(shí)驗(yàn)中,測(cè)試了DDS信號(hào)波形輸出的精度和分辨率、電源動(dòng)態(tài)輸出精度和對(duì)信號(hào)波形的跟隨性和響應(yīng)性能。實(shí)驗(yàn)表明,壓電陶瓷電源輸出信號(hào)波形精度較高,對(duì)波形、頻率等參數(shù)改變的響應(yīng)速度快,達(dá)到電源輸出穩(wěn)定性要求。
標(biāo)簽: ARM DDS 壓電陶瓷 驅(qū)動(dòng)
上傳時(shí)間: 2013-04-24
上傳用戶:haoxiyizhong
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1