<bdo id="auyi6"></bdo>
Hynix公司8M byte sdr sdram的verilog語言仿真實現(xiàn)。
標(biāo)簽： verilog Hynix sdram byte
上傳時間： 2014-12-04
上傳用戶：h886166
將SDRAM中數(shù)據(jù)通過DMA送至UART,可以通過串口助手查看數(shù)據(jù).
標(biāo)簽： SDRAM UART DMA 數(shù)據(jù)
上傳時間： 2015-12-17
上傳用戶：1583060504
已經(jīng)成功的FPGA 控制的SDRAM控制器代碼.只要修改你需要的寬度就可以了.
標(biāo)簽： SDRAM FPGA 控制 代碼
上傳時間： 2013-12-14
上傳用戶：sunjet
sdram的控制器 verilog源碼
標(biāo)簽： verilog sdram 控制器 源碼
上傳時間： 2014-01-13
上傳用戶：aappkkee
FPGA連接SDRAM的源程序，VHDL語言實現(xiàn)，功能基本完全。應(yīng)用效果好。
標(biāo)簽： SDRAM FPGA 連接 源程序
上傳時間： 2013-12-17
上傳用戶：頂?shù)弥?/p>
tms320c6000的dsp以edma方式從sdram讀數(shù)，
標(biāo)簽： c6000 sdram 320c 6000
上傳時間： 2014-01-20
上傳用戶：lijianyu172
usb-jtag轉(zhuǎn)換,sparc芯片反匯編,sparc芯片調(diào)試的工具,可以對芯片內(nèi)的gpio,sdram,flash進(jìn)行讀寫,還可以一次下載64K大小的數(shù)據(jù),反匯編,在線調(diào)試.
標(biāo)簽： sparc usb-jtag flash sdram
上傳時間： 2016-01-11
上傳用戶：阿四AIR
ddr verilog代碼,實現(xiàn)DDR內(nèi)存控制，是一個高效率的程序
標(biāo)簽： verilog ddr DDR 代碼
上傳用戶：我干你啊
關(guān)于DDR，DDR2,DDR3和MMC的標(biāo)準(zhǔn)規(guī)范。
標(biāo)簽： DDR
上傳時間： 2013-11-30
上傳用戶：thesk123
對芯片ti6713的存儲器的存儲初時化程序。包括sdram和flash存儲器。能夠?qū)崿F(xiàn)高所存儲數(shù)據(jù)功能。
標(biāo)簽： sdram flash 6713 存儲器
上傳時間： 2014-01-17
上傳用戶：www240697738
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
