為了研制一種鎖定時間短、相位噪聲低、雜散抑制度高的頻率合成技術,采用了直接數(shù)字式頻率合成器(DDS)驅動鎖相環(huán)(PLL)的結構。該頻率合成器綜合了DDS頻率轉換速度快、頻率分辨率高和PLL輸出頻帶寬、輸出雜散低的優(yōu)點。基于該結構研制實現(xiàn)了輸出頻率范圍為700~800 MHz的寬帶頻率合成器,實驗結果表明該頻率合成器掃描模式Δf=1 MHz鎖定時間不超過20 μs,跳頻模式Δf=50 MHz的定時間不超過30 μs,近端雜散抑制度優(yōu)于-50 DBC。
標簽:
軟件無線電
認知引擎
接口
實現(xiàn)方法
上傳時間:
2014-12-28
上傳用戶:assef