本論文設計了一種基于FPGA的高速FIR數字濾波器,濾波器實現低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數據為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數字濾波器的基本原理和線性FIR數字濾波器的性質、結構,根據濾波器的性能要求選擇窗函數、確定系數,在算法上為了滿足數字濾波器的要求,對系數放大512倍并取整,并用Matlab對數字濾波器原理進行了證明。同時簡述了EDA技術和FPGA設計流程。 其次,論文說明了FIR數字濾波器模塊的劃分,并用Verilog語言在Modelsim環境下進行了功能測試。對于數字濾波器系數中的-1,-2,4這些簡單的系數乘法直接進行移位和取反,可以極大的節省資源和優化設計。而對普通系數乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現了乘積的運算；另外,在本設計進行部分積累加時,采用舍取冗余位,主要是根據設計時已對系數進行了放大,而輸出時又要將結果相應的縮小,所以在累加時,提前對部分積縮小,從而減少了運算量,從時間和資源上都得到了優化。 論文的最后分別用Modelsim和Quartus II進行了FIR數字濾波器的前仿真和后仿真,將仿真的結果和Matlab中原理驗證時得到的理想值進行了比較,并對所產生的誤差進行了分析。仿真結果表明：本16階FIR數字濾波器設計能夠實現截止頻率為1MHz的低通濾波,并且工作頻率可達150MHz以上。
上傳時間： 2013-07-15
上傳用戶：lanwei
Logic2007中文教程 PADS Logic功能，特點及使用教程 本教程描述了PADS Logic 的各種功能和特點、以及使用方法。這些功 能包括： 如何在PADS Logic 中使用工作區(Working Area)。 如何在PADS Logic 的元件庫中定義目標庫(Library)。 如何從庫中搜索有關的元件(Part)。 如何添加連線(Connection)、總線(Bus)、使用頁間連接符號 移動(Move)、拷貝(Copy)、刪除(Delete)和編輯(Edit)等操作方式(Mode)。 在設計數據編輯時使用查詢/修改(Query/Modify)命令。 如何定義設計規則(Design Rules)。 如何建立網表(Netlist)和SPICE 格式網絡表以及材料清單(BOM)報
上傳時間： 2013-04-24
上傳用戶：zhaoq123
·《Leaning OpenCV》學習OpenCV Library 進行計算機視覺處理
上傳時間： 2013-04-24
上傳用戶：zhaiye
·詳細說明：MP3編碼庫，可直接將wav,aiff格式的音頻文件壓縮成碼流量為128Kbps的mp3文件-Mp3encode is a kind of mp3 encoded library which can compress wav,aiff files to mp3 files of 128kbps data flow.文件列表: mp3encoder-05-07-04 &nbs
上傳時間： 2013-06-14
上傳用戶：baitouyu
· 摘要： FFT運算足數亨信號處理技術的基礎,DSP經常要用到FFT的運算,但FFT算法程序的編定調試費時費力.TI公司提供了以TMS320C28x系列芯片為基礎的CCS FFT Library庫函數,該庫函數專門用于FFT運算,使在TMS320C28x系列芯片上實現FFT變得容易,本文就在CCS軟件仿真器模式情況下對FFT Library庫函數進行介紹并就使用方法進行說明.
上傳時間： 2013-05-21
上傳用戶：cwyd0822
it consist of PCF8583 assembly driver, Proteus RTC example that is schematic, Proteus library and model files
標簽： assembly consist driver 8583
上傳時間： 2013-09-25
上傳用戶：1477849018@qq.com
文中使用了一種較為簡單但非常實用的設計方法，采用四節八晶體差接橋型電路，設計和研制出了一種小型化低損耗中等帶寬的石英晶體濾波器。該產品的中心頻率為10.7 MHz，通帶帶寬屬中等，阻帶抑制要求較高，插入損耗較小，矩形系數小，晶體濾波器外形尺寸偏小。解決的關鍵技術問題是：晶體濾波器電路的設計，濾波器晶體諧振器的設計，濾波器的插損IL≦3 dB、3 dB帶寬Bw3dB≥±19 kHz、通帶波動≦1 dB、阻帶衰減≥60 dB（偏離中心頻率50 kHz以外）等技術指標的實現。
上傳時間： 2013-11-01
上傳用戶：bruce
基于CSMC的0.5 μmCMOS工藝，設計了一個高增益、低功耗、恒跨導軌到軌CMOS運算放大器，采用最大電流選擇電路作為輸入級，AB類結構作為輸出級。通過cadence仿真，其輸入輸出均能達到軌到軌，整個電路工作在3 V電源電壓下，靜態功耗僅為0.206 mW，驅動10pF的容性負載時，增益高達100.4 dB，單位增益帶寬約為4.2 MHz，相位裕度為63°。
上傳時間： 2013-11-04
上傳用戶：xlcky
基于低噪聲放大器（LNA）的噪聲系數和駐波比之間的矛盾，本文采用安捷倫公司的ATF54143晶體管計了一款工作于890~960 MHz平衡式低噪聲放大器。該設計分為兩部分：3 dB 90°相移定向耦合器和并聯的低噪聲放大器。本文中首先介紹LNA相關理論，然后通過安捷倫公司的ADS仿真軟件進行電路仿真，仿真結果滿足設計要求，達到了低噪聲系數和良好地駐波比要求。此文也為后面電路的設計和調試提供了理論支持。
上傳時間： 2013-11-02
上傳用戶：410805624
低噪聲放大器是接收機中最重要的模塊之一，文中采用了低噪聲、較高關聯增益、PHEMT技術設計的ATF-35176晶體管，設計了一種應用于5.5~6.5 GHz頻段的低噪聲放大器。為了獲得較高的增益，該電路采用三級級聯放大結構形式，并通過ADS軟件對電路的增益、噪聲系數、駐波比、穩定系數等特性進行了研究設計，最終得到LNA在該頻段內增益大于32.8 dB，噪聲小于1.5 dB，輸入輸出駐波比小于2，達到設計指標。
上傳時間： 2013-11-15
上傳用戶：brilliantchen
