本論文設(shè)計(jì)了一種基于FPGA的高速FIR數(shù)字濾波器,濾波器實(shí)現(xiàn)低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數(shù)據(jù)為8位二進(jìn)制,采樣頻率為10MHz。 論文首先簡(jiǎn)要介紹了數(shù)字濾波器的基本原理和線性FIR數(shù)字濾波器的性質(zhì)、結(jié)構(gòu),根據(jù)濾波器的性能要求選擇窗函數(shù)、確定系數(shù),在算法上為了滿足數(shù)字濾波器的要求,對(duì)系數(shù)放大512倍并取整,并用Matlab對(duì)數(shù)字濾波器原理進(jìn)行了證明。同時(shí)簡(jiǎn)述了EDA技術(shù)和FPGA設(shè)計(jì)流程。 其次,論文說明了FIR數(shù)字濾波器模塊的劃分,并用Verilog語言在Modelsim環(huán)境下進(jìn)行了功能測(cè)試。對(duì)于數(shù)字濾波器系數(shù)中的-1,-2,4這些簡(jiǎn)單的系數(shù)乘法直接進(jìn)行移位和取反,可以極大的節(jié)省資源和優(yōu)化設(shè)計(jì)。而對(duì)普通系數(shù)乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實(shí)現(xiàn)了乘積的運(yùn)算；另外,在本設(shè)計(jì)進(jìn)行部分積累加時(shí),采用舍取冗余位,主要是根據(jù)設(shè)計(jì)時(shí)已對(duì)系數(shù)進(jìn)行了放大,而輸出時(shí)又要將結(jié)果相應(yīng)的縮小,所以在累加時(shí),提前對(duì)部分積縮小,從而減少了運(yùn)算量,從時(shí)間和資源上都得到了優(yōu)化。 論文的最后分別用Modelsim和Quartus II進(jìn)行了FIR數(shù)字濾波器的前仿真和后仿真,將仿真的結(jié)果和Matlab中原理驗(yàn)證時(shí)得到的理想值進(jìn)行了比較,并對(duì)所產(chǎn)生的誤差進(jìn)行了分析。仿真結(jié)果表明：本16階FIR數(shù)字濾波器設(shè)計(jì)能夠?qū)崿F(xiàn)截止頻率為1MHz的低通濾波,并且工作頻率可達(dá)150MHz以上。
標(biāo)簽： FPGA FIR 數(shù)字 濾波器設(shè)計(jì)
上傳時(shí)間： 2013-07-15
上傳用戶：lanwei
文中使用了一種較為簡(jiǎn)單但非常實(shí)用的設(shè)計(jì)方法，采用四節(jié)八晶體差接橋型電路，設(shè)計(jì)和研制出了一種小型化低損耗中等帶寬的石英晶體濾波器。該產(chǎn)品的中心頻率為10.7 MHz，通帶帶寬屬中等，阻帶抑制要求較高，插入損耗較小，矩形系數(shù)小，晶體濾波器外形尺寸偏小。解決的關(guān)鍵技術(shù)問題是：晶體濾波器電路的設(shè)計(jì)，濾波器晶體諧振器的設(shè)計(jì)，濾波器的插損IL≦3 dB、3 dB帶寬Bw3dB≥±19 kHz、通帶波動(dòng)≦1 dB、阻帶衰減≥60 dB（偏離中心頻率50 kHz以外）等技術(shù)指標(biāo)的實(shí)現(xiàn)。
上傳時(shí)間： 2013-11-01
上傳用戶：bruce
基于CSMC的0.5 μmCMOS工藝，設(shè)計(jì)了一個(gè)高增益、低功耗、恒跨導(dǎo)軌到軌CMOS運(yùn)算放大器，采用最大電流選擇電路作為輸入級(jí)，AB類結(jié)構(gòu)作為輸出級(jí)。通過cadence仿真，其輸入輸出均能達(dá)到軌到軌，整個(gè)電路工作在3 V電源電壓下，靜態(tài)功耗僅為0.206 mW，驅(qū)動(dòng)10pF的容性負(fù)載時(shí)，增益高達(dá)100.4 dB，單位增益帶寬約為4.2 MHz，相位裕度為63°。
上傳時(shí)間： 2013-11-04
上傳用戶：xlcky
基于低噪聲放大器（LNA）的噪聲系數(shù)和駐波比之間的矛盾，本文采用安捷倫公司的ATF54143晶體管計(jì)了一款工作于890~960 MHz平衡式低噪聲放大器。該設(shè)計(jì)分為兩部分：3 dB 90°相移定向耦合器和并聯(lián)的低噪聲放大器。本文中首先介紹LNA相關(guān)理論，然后通過安捷倫公司的ADS仿真軟件進(jìn)行電路仿真，仿真結(jié)果滿足設(shè)計(jì)要求，達(dá)到了低噪聲系數(shù)和良好地駐波比要求。此文也為后面電路的設(shè)計(jì)和調(diào)試提供了理論支持。
標(biāo)簽： 54143 ATF 平衡式 低噪聲放大器
上傳時(shí)間： 2013-11-02
上傳用戶：410805624
低噪聲放大器是接收機(jī)中最重要的模塊之一，文中采用了低噪聲、較高關(guān)聯(lián)增益、PHEMT技術(shù)設(shè)計(jì)的ATF-35176晶體管，設(shè)計(jì)了一種應(yīng)用于5.5~6.5 GHz頻段的低噪聲放大器。為了獲得較高的增益，該電路采用三級(jí)級(jí)聯(lián)放大結(jié)構(gòu)形式，并通過ADS軟件對(duì)電路的增益、噪聲系數(shù)、駐波比、穩(wěn)定系數(shù)等特性進(jìn)行了研究設(shè)計(jì)，最終得到LNA在該頻段內(nèi)增益大于32.8 dB，噪聲小于1.5 dB，輸入輸出駐波比小于2，達(dá)到設(shè)計(jì)指標(biāo)。
標(biāo)簽： ADS C波段 低噪聲放大器 仿真設(shè)計(jì)
上傳時(shí)間： 2013-11-15
上傳用戶：brilliantchen
提出了一種基于gm /ID方法設(shè)計(jì)的可變?cè)鲆娣糯笃鳌ＴO(shè)計(jì)基于SMIC90nmCMOS工藝模型，可變?cè)鲆娣糯笃饔梢粋€(gè)固定增益級(jí)、兩個(gè)可變?cè)鲆婕?jí)和一個(gè)增益控制器構(gòu)成。固定增益級(jí)對(duì)輸入信號(hào)預(yù)放大，以增加VGA最大增益。VGA的增益可變性由兩個(gè)受增益控制器控制的可變?cè)鲆婕?jí)實(shí)現(xiàn)。運(yùn)用gm /ID的綜合設(shè)計(jì)方法，優(yōu)化了任意工作范圍內(nèi)，基于gm /ID和VGS關(guān)系的晶體管設(shè)計(jì)，實(shí)現(xiàn)了低電壓低功耗。為得到較寬的增益范圍，應(yīng)用了一種新穎的偽冪指函數(shù)。利用Cadence中spectre工具仿真，結(jié)果表明，在1.2 V的工作電壓下，具有76 dB的增益，控制電壓范圍超過0.8 V，帶寬范圍從34 MHz到183.6 MHz，功耗為0.82 mW。
標(biāo)簽： gm_ID 上傳時(shí)間： 2013-11-10
上傳用戶：笨小孩
利用pHEMT工藝設(shè)計(jì)了一個(gè)2~4 GHz寬帶微波單片低噪聲放大器電路。本設(shè)計(jì)中采用了具有低噪聲、較高關(guān)聯(lián)增益、pHEMT技術(shù)設(shè)計(jì)的ATF-54143晶體管，電路采用二級(jí)級(jí)聯(lián)放大的結(jié)構(gòu)形式，利用微帶電路實(shí)現(xiàn)輸入輸出和級(jí)間匹配，通過ADS軟件提供的功能模塊和優(yōu)化環(huán)境對(duì)電路增益、噪聲系數(shù)、駐波比、穩(wěn)定系數(shù)等特性進(jìn)行了研究設(shè)計(jì)，最終使得該LNA在2~4 GHz波段內(nèi)增益大于20 dB，噪聲小于1.2 dB，輸出電壓駐波比小于2，達(dá)到了設(shè)計(jì)指標(biāo)的要求。
標(biāo)簽： GHz 波段 低噪聲放大器 仿真設(shè)計(jì)
上傳時(shí)間： 2014-07-03
上傳用戶：遠(yuǎn)遠(yuǎn)ssad
設(shè)計(jì)了用于汽車防撞雷達(dá)的功率放大器，為了消除在K波段的寄生效應(yīng)的影響，設(shè)計(jì)了直流偏置、輸入輸出匹配網(wǎng)絡(luò)、耦合隔直和電源濾波的微帶網(wǎng)絡(luò)。通過ADS仿真，得到了噪聲系數(shù)為2.33，最大輸出功率為18.5 dBm，增益為8.5 dB的功率放大器。文中設(shè)計(jì)的功率放大器適用于FMCW雷達(dá)系統(tǒng)。
標(biāo)簽： 汽車防撞 功率放大器 仿真設(shè)計(jì) 雷達(dá)系統(tǒng)
上傳時(shí)間： 2013-10-14
上傳用戶：bpgfl
介紹了一種橫向Ka波段寬帶波導(dǎo)-微帶探針過渡的設(shè)計(jì)，基于有限元場(chǎng)分析軟件Ansoft HFSS對(duì)該類過渡的設(shè)計(jì)方法進(jìn)行了研究。最后給出了Ka波段內(nèi)的優(yōu)化數(shù)據(jù)。仿真結(jié)果表明，該寬帶波導(dǎo)-微帶探針過渡在26.5G~40 GHz內(nèi)插入損耗小于0.065 dB，達(dá)到了設(shè)計(jì)目標(biāo)。
上傳時(shí)間： 2014-05-27
上傳用戶：gxy670166755
設(shè)計(jì)了一款用于UHF RFID射頻前端接收機(jī)的高線性度LNA。該低噪聲放大器采用噪聲消除技術(shù)，具有單端輸入差分輸出的功能，能夠同時(shí)實(shí)現(xiàn)輸出平衡，噪聲消除和非線性失真抵消，具有高的線性度。該電路采用TSMC 0.18 μm工藝設(shè)計(jì)，芯片面積只有0.02 mm2。電源電壓為1.8 V，總電流為8 mA，后仿真結(jié)果增益為19.2 dB，噪聲因子為2.5 dB，輸入1 dB壓縮點(diǎn)為-5.2 dBm。
上傳時(shí)間： 2014-01-21
上傳用戶：kachleen
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
