EP1C6Q240C6開(kāi)發(fā)板原理圖，Altera公司的Cyclone系列FPGA—EP1C6Q240
上傳時(shí)間： 2013-12-18
上傳用戶(hù)：731140412
FSK調(diào)制與解調(diào)，整個(gè)設(shè)計(jì)基于ALTERA公司的QuartusⅡ開(kāi)發(fā)平臺(tái)，并用Cyclone系列FPGA實(shí)現(xiàn)。所設(shè)計(jì)的調(diào)制解調(diào)器具有體積小、功耗低、集成度高、軟件可移植性強(qiáng)、擾干擾能力強(qiáng)的特點(diǎn),符合未來(lái)通信技術(shù)設(shè)計(jì)的方向。
標(biāo)簽： FSK 調(diào)制與解調(diào)
上傳時(shí)間： 2017-04-27
上傳用戶(hù)：181992417
This tutorial presents an introduction to Altera’s Nios R II processor, which is a soft processor that can be in- stantiated on an Altera FPGA device. It describes the basic architecture of Nios II and its instruction set. The NiosII processor and its associated memory and peripheral components are easily instantiated by using Altera’s SOPCBuilder in conjuction with the Quartus R II software.
標(biāo)簽： processor introduction tutorial presents
上傳時(shí)間： 2014-12-08
上傳用戶(hù)：星仔
摘要：論述了利用FPGA的系統(tǒng)級(jí)設(shè)計(jì)工具DSP Builder開(kāi)發(fā)DDS函數(shù)發(fā)生器的總體設(shè)計(jì)思路，討論了改變輸出信號(hào)頻率、幅度、相位的設(shè)計(jì)方法。系統(tǒng)基于Ahera公司的Cyclone系列FPGA，配合Silicon Labs公司高性能C8051F340單片機(jī)實(shí)現(xiàn)，給出了系統(tǒng)的軟件仿真結(jié)果并完成了整個(gè)系統(tǒng)的硬件驗(yàn)證。結(jié)果證明了設(shè)計(jì)的正確性，同時(shí)表明采用DSPBuilder使DDS任意函數(shù)發(fā)生器的FPGA硬件實(shí)現(xiàn)更加簡(jiǎn)單，速度更快。
標(biāo)簽： fpga dds 函數(shù)發(fā)生器
上傳時(shí)間： 2022-07-11
上傳用戶(hù)：
VIP專(zhuān)區(qū)-嵌入式/單片機(jī)編程源碼精選合集系列（57）資源包含以下內(nèi)容：1. 12864漢字液晶顯示驅(qū)動(dòng)程序.2. LCD液晶程序.3. Scan image DSP process Sca n image DSP process Sca n image DSP process Sca n image DSP process.4. PIC16F946 底層驅(qū)動(dòng).5. PIC16F946 底層驅(qū)動(dòng).6. cpld簡(jiǎn)單的教程.7. 針對(duì)嵌入式micro window系統(tǒng).8. PPC下的文本編輯器源代碼.9. PDIUSBD12USB固件編程與驅(qū)動(dòng)開(kāi)發(fā)周立功D12Win98驅(qū)動(dòng)源碼.10. C/C++嵌入式系統(tǒng)編程.11. 此文檔為adi公司arm7tdmi內(nèi)核的aduc70XX系列各模塊的源代碼.12. 這是用CH375芯片做的u盤(pán)轉(zhuǎn)存的例子.13. 這是一個(gè)關(guān)于一個(gè)無(wú)線通訊芯片的無(wú)線的link的程序.14. msp430的iic通訊子程序.15. PADS2005中文教程.16. protel的常用器件庫(kù) protel的常用器件庫(kù) protel的常用器件庫(kù).17. cnstl970一款經(jīng)典一款經(jīng)典 cnstl970一款經(jīng)典.18. 1602a經(jīng)典資料 1602a經(jīng)典資料.19. 一個(gè)計(jì)時(shí)程序.20. LED程序.21. windriver公司的vxworks系統(tǒng)是專(zhuān)業(yè)的嵌入式實(shí)時(shí)操作系統(tǒng).22. 提供FAT16文件系統(tǒng)在嵌入式操作系統(tǒng)U_COS中的方案.23. 傅立葉變換程序 傅立葉變換程序.24. 請(qǐng)先刪除編譯后的debug/release.25. 液晶資料 液晶資料 液晶資料.26. 液晶資料 液晶資料 液晶資料 液晶資料 液晶資料 液晶資料 液晶資料 液晶資料.27. 液晶資料 液晶資料 液晶資料 液晶資料 液晶資料 液晶資料 液晶資料 液晶資料.28. 液晶資料 液晶資料 液晶資料 液晶資料 液晶資料.29. PHILIPS LPC76X D/A 實(shí)例程序.30. 為SYT240160CZK液晶顯示的驅(qū)動(dòng).31. 該原碼主要介紹如何在DSP上實(shí)現(xiàn)視頻輸入與輸出的代碼,基于DSP6000系列的..32. LCD顯示測(cè)試程序.33. 基于雙NIOS II 的IP無(wú)線收發(fā)機(jī) 2006年嵌入式電子大賽獲獎(jiǎng)作品.34. 2006altera大賽－基于軟核Nios的寬譜正弦信號(hào)發(fā)生器設(shè)計(jì)：摘要：本設(shè)計(jì)運(yùn)用了基于 Nios II 嵌入式處理器的 SOPC 技術(shù)。系統(tǒng)以 ALTERA公司的 Cyclone 系列 FPGA.35. Zigbee document about system structure.36. Samsung KS0719 graphical LCD (SPI) This driver allows to draw points and to write characters on thi.37. C51 API 例子源碼.38. Api_for_usb_products 源碼．.39. avr mega8 pwm 試驗(yàn)帶 Proteus 仿真.40. Alterla官方版ep1c20 FPGA NOISII開(kāi)發(fā)板原理圖.
上傳時(shí)間： 2013-04-15
上傳用戶(hù)：eeworm
VIP專(zhuān)區(qū)-嵌入式/單片機(jī)編程源碼精選合集系列（84）資源包含以下內(nèi)容：1. 基于fpga和sopc的用VHDL語(yǔ)言編寫(xiě)的EDA的PS/2鼠標(biāo)與VGA控制模塊.2. 基于fpga和sopc的用VHDL語(yǔ)言編寫(xiě)的EDA的VGA彩條信號(hào)顯示控制器.3. 基于fpga和sopc的用VHDL語(yǔ)言編寫(xiě)的EDA的VGA圖像顯示控制器.4. 基于fpga和sopc的用VHDL語(yǔ)言編寫(xiě)的EDA的PS/2和VGA控制顯示控制器.5. 基于fpga和sopc的用VHDL語(yǔ)言編寫(xiě)的EDA的USB控制模塊程序.6. 基于fpga和sopc的用VHDL語(yǔ)言編寫(xiě)的EDA的32位Nios CPU嵌入式系統(tǒng)軟硬件設(shè)計(jì).7. 基于fpga和sopc的用VHDL語(yǔ)言編寫(xiě)的EDA的32位Nios CPU嵌入式系統(tǒng)及其DMA設(shè)計(jì)俄羅斯方塊游戲機(jī).8. 北京革新公司的2410的看門(mén)狗測(cè)試程序.9. 基于PHILIPS ARM7的I2C驅(qū)動(dòng)程序.10. rf cc2420開(kāi)發(fā)的PROTEL原理圖 處理器mega128 公司內(nèi)部資料.11. MP4 AVI CODE AND TFT LCD CODE.12. 鼠標(biāo)驅(qū)動(dòng)范例.13. 采用CPLD來(lái)培植ALTERA公司的CYCLONE系列FPGA.14. DVB系統(tǒng)的SDI數(shù)據(jù)數(shù)據(jù)傳輸接口.15. VHDL數(shù)字鐘 數(shù)字電子鐘 此數(shù)字電子鐘具有的功能包括： 1. 計(jì)時(shí).16. 這十篇論文主要講述了VXWORKS對(duì)外設(shè)的控制和通訊.17. 這是語(yǔ)音芯片ISD4004的操作代碼.18. 這是芯片PMC6388的硬件初始化程序.19. 優(yōu)先級(jí)算法以及調(diào)度算法中其他的算法。想要下載的朋友可以看看.20. 基于DAM6416開(kāi)發(fā)板的PCI下載程序.21. 基于DAM6416的通過(guò)PCI的主機(jī)和視頻口的通信程序.22. 基于DAM6416的通過(guò)PCI的視頻口和主機(jī)的通信程序.23. 自己編制的加法器的verilog程序 希望對(duì)大家有所幫助.24. 在win(2000/2003)下面制作CRAMFS映像文件 專(zhuān)門(mén)用于嵌入式Linux開(kāi)發(fā) 由于網(wǎng)絡(luò)上沒(méi)有類(lèi)似的軟件 索性自己寫(xiě)了一個(gè) 經(jīng)過(guò)測(cè)試OK 全部源代碼.25. 51按鍵典型程序 51按鍵典型程序.26. 液晶顯示控制模塊T6963的完整C函數(shù),包括圖形文本方式顯示.27. arm開(kāi)發(fā)板資料CPLD源代碼armcore9.28. G729編碼和解碼的Matlab源程序 調(diào)用方法： 1.需要編碼時(shí).29. 我編的遺傳算法matlab程序.30. MPS430ZIGBB PPT文檔 相關(guān)介紹 對(duì)了解有一定作用.31. 該程序用來(lái)測(cè)試89C51與IDE硬盤(pán)的接口.32. 一個(gè)使用PROTEL99設(shè)計(jì)的一款程控濾波器.33. 2410開(kāi)發(fā)板底板原理圖.34. 大學(xué)當(dāng)中跟別人做的一個(gè)東西.35. C8051F350的抗干擾數(shù)據(jù)采集程序.36. 完整的在Windows下 PCI CAN卡的驅(qū)動(dòng)程序及測(cè)試程序.37. 功能：雙字節(jié)十六進(jìn)制小數(shù)轉(zhuǎn)換成雙字節(jié)ＢＣＤ碼小數(shù) 入口條件：待轉(zhuǎn)換的雙字節(jié)十六進(jìn)制小數(shù)在R2、R3中。 出口信息：轉(zhuǎn)換后的雙字節(jié)ＢＣＤ碼小數(shù)仍在R2、R3中。 影響資源：PSW、A、B、R2.38. 浮點(diǎn)數(shù)代數(shù)值比較（不影響待比較操作數(shù)） 入口條件：待比較操作數(shù)分別在[R0]和[R1]中。 出口信息：若CY=1.39. 功能：浮點(diǎn)取整函數(shù) 入口條件：操作數(shù)在[R0]中。 出口信息：結(jié)果仍在[R0]中。 影響資源：PSW、A、R2、R3、R4、位PFA 堆棧需求： ６字節(jié).40. 功能：浮點(diǎn)倒數(shù)函數(shù) 入口條件：操作數(shù)在[R0]中。 出口信息：OV=0時(shí).
標(biāo)簽： 顯微
上傳時(shí)間： 2013-04-15
上傳用戶(hù)：eeworm
隨著語(yǔ)音技術(shù)應(yīng)用的發(fā)展，語(yǔ)音信號(hào)數(shù)字處理的實(shí)時(shí)性要求越來(lái)越突出。這就要求在系統(tǒng)設(shè)計(jì)中，對(duì)系統(tǒng)的硬件環(huán)境要求更高。隨著語(yǔ)音處理算法的日益復(fù)雜，用普通處理器對(duì)語(yǔ)音信號(hào)進(jìn)行實(shí)時(shí)處理，已經(jīng)不能滿(mǎn)足需要。專(zhuān)用語(yǔ)音信號(hào)處理芯片能解決實(shí)時(shí)性的要求，同時(shí)對(duì)器件的資源要求也是最低的。 論文利用Altera公司的新一代可編程邏輯器件在數(shù)字信號(hào)處理領(lǐng)域的優(yōu)勢(shì)，對(duì)語(yǔ)音信號(hào)的常用參數(shù)—LPC(線性預(yù)測(cè)編碼，Linear Predictive Coding)參數(shù)提取的FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列，F(xiàn)ield Programmable Gate Array)實(shí)現(xiàn)進(jìn)行了深入研究。論文首先對(duì)語(yǔ)音的離散數(shù)學(xué)模型和短時(shí)平穩(wěn)特性進(jìn)行了分析，深入討論了語(yǔ)音線性預(yù)測(cè)技術(shù)。第二，對(duì)解線性預(yù)測(cè)方程組的自相關(guān)法和協(xié)方差斜格法進(jìn)行了比較，提出了一種基于協(xié)方差斜格法的LPC參數(shù)提取系統(tǒng)的總體設(shè)計(jì)方案。第三，對(duì)Altera公司的Cyclon系列可編程器件的內(nèi)部結(jié)構(gòu)進(jìn)行了研究，分析了在QuartusⅡ開(kāi)發(fā)平臺(tái)上進(jìn)行FPGA設(shè)計(jì)的流程。第四，對(duì)系統(tǒng)的各個(gè)功能模塊進(jìn)行了設(shè)計(jì)，所有算法通過(guò)Verilog硬件描述語(yǔ)言實(shí)現(xiàn)，并對(duì)其工作過(guò)程進(jìn)行了詳細(xì)的分析。最后，在Altera FPGA目標(biāo)芯片EP1C6Q240C8上，對(duì)LPC參數(shù)提取系統(tǒng)進(jìn)行了仿真驗(yàn)證。 系統(tǒng)具有靈活的輸入輸出接口，能方便地同其它語(yǔ)音處理模塊相連，構(gòu)成一個(gè)完整的語(yǔ)音處理專(zhuān)用芯片，可以應(yīng)用于語(yǔ)音編解碼、語(yǔ)音識(shí)別等系統(tǒng)。
標(biāo)簽： 語(yǔ)音信號(hào) 特征 參數(shù)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：TI初學(xué)者
講解到位，工程例子很全，適合下載學(xué)習(xí)。
標(biāo)簽： Altera FPGA CPLD 電子系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-10-21
上傳用戶(hù)：lhll918
跑馬燈設(shè)計(jì)，主要基于altera FPGA平臺(tái)設(shè)計(jì)。解壓無(wú)需密碼。
標(biāo)簽： 跑馬燈
上傳時(shí)間： 2015-07-05
上傳用戶(hù)：邶刖
this a pack include source code for quartus 2. It is an implementation of the LC2. The LC-2 computer is described in Introduction to Computing Systems from Bits & Gates to C & Beyond by Yale Patt and Sanjay Patel, McGraw Hill, 2001. The LC2 model can be run as a simulation or downloaded to the UP3 in a larger model, TOP_LC2 that adds video output. Push buttons reset and single step the processor and a video output display of registers is generated. This state machine VHDL-based model of the LC-2 includes all source files. Currently compiled for a Cyclone EP1C6Q240 FPGA.
標(biāo)簽： implementation include quartus source
上傳時(shí)間： 2013-12-25
上傳用戶(hù)：壞壞的華仔
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
