亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

Cyclone???????????????????????????????ˉ????????????????????????????????????????????????????????????????Altera???????????????????????????????ˉ????????????????????????????????????????????????????????????????FPGA???????????????????????????????ˉ???????????????????????????????????????????????????????????????????????????????????????????????§???????????????????????????????????????????????????????????????????????????????????????????????§???????????????????????????????????????????????????????????????￠

  • FPGA的uart控制器的verilog源程序

    FPGA的uart控制器的verilog源程序，在cyclone II EP2C8Q208上調(diào)試運(yùn)行成功

    標(biāo)簽： verilog FPGA uart 控制器

    上傳時(shí)間： 2013-08-15

    上傳用戶(hù)：qazxsw

  • 高級(jí)FPGA教學(xué)實(shí)驗(yàn)指導(dǎo)書(shū)－邏輯設(shè)計(jì)部分

    高級(jí)FPGA教學(xué)實(shí)驗(yàn)指導(dǎo)書(shū)－邏輯設(shè)計(jì)部分.pdf QuatusII5.0 是Altera 公司的最新產(chǎn)品。MaxplusII 是一套非常成功的PLD 開(kāi)發(fā)軟件，雖然QuartusII 已經(jīng)推出了4 年，并且Altera 宣布不再對(duì)MaxplusII 進(jìn)行升級(jí)，但至今仍有非常多的工程師在使用MaxplusII。 Altera 在QuartusII 中允許將軟件界面設(shè)置為MaxplusII 風(fēng)格，以吸引MaxplusII 的用戶(hù)轉(zhuǎn)向QuartusII。

    標(biāo)簽： FPGA 教學(xué)實(shí)驗(yàn) 指導(dǎo)書(shū) 分

    上傳時(shí)間： 2013-08-17

    上傳用戶(hù)：life840315

  • 16QAM接收機(jī)解調(diào)芯片的FPGA實(shí)現(xiàn)

    描述了一個(gè)用于微波傳輸設(shè)備的16QAM接收機(jī)解調(diào)芯片的FPGA實(shí)現(xiàn),芯片集成了定時(shí)恢復(fù)、載波恢復(fù)和自適應(yīng)盲判決反饋均衡器(DFE),采用恒模算法(CMA)作為均衡算法。芯片支持高達(dá)25M波特的符號(hào)速率,在一片EP1C12Q240C8(ALTERA)上實(shí)現(xiàn),即將用于量產(chǎn)的微波傳輸設(shè)備中。\\r\\n

    標(biāo)簽： FPGA QAM 16 接收機(jī)

    上傳時(shí)間： 2013-08-22

    上傳用戶(hù)：23333

  • 跟我從零開(kāi)始學(xué)習(xí)FPGA

    在ModelSimSE中添加ALTERA仿真庫(kù)的詳細(xì)步驟，跟我從零開(kāi)始學(xué)習(xí)FPGA。

    標(biāo)簽： FPGA 零

    上傳時(shí)間： 2013-11-03

    上傳用戶(hù)：wawjj

  • 基于FPGA的跳頻系統(tǒng)快速同步算法設(shè)計(jì)與實(shí)現(xiàn)

    同步技術(shù)是跳頻系統(tǒng)的核心。本文針對(duì)FPGA的跳頻系統(tǒng)，設(shè)計(jì)了一種基于獨(dú)立信道法，同步字頭法和精準(zhǔn)時(shí)鐘相結(jié)合的快速同步方法，同時(shí)設(shè)計(jì)了基于雙圖案的改進(jìn)型獨(dú)立信道法，同步算法協(xié)議，協(xié)議幀格式等。該設(shè)計(jì)使用VHDL硬件語(yǔ)言實(shí)現(xiàn)，采用Altera公司的EP3C16E144C8作為核心芯片，并在此硬件平臺(tái)上進(jìn)行了功能驗(yàn)證。實(shí)際測(cè)試表明，該快速同步算法建立時(shí)間短、同步穩(wěn)定可靠。

    標(biāo)簽： FPGA 跳頻系統(tǒng) 同步算法

    上傳時(shí)間： 2013-10-21

    上傳用戶(hù)：JIMMYCB001

  • 基于FPGA的多功能LCD顯示控制器設(shè)計(jì)

    通過(guò)對(duì)LCD1602/LCD12864顯示模塊控制時(shí)序和指令集的對(duì)比分析，利用Verilog HDL描述語(yǔ)言完成了多功能LCD顯示控制模塊的IP核設(shè)計(jì)．所設(shè)計(jì)的LCD顯示控制器具有很好的可移植性，只需通過(guò)端口的使能參數(shù)配置便可以驅(qū)動(dòng)LCD1602/LCD12864模塊實(shí)現(xiàn)字符或圖形的實(shí)時(shí)顯示，并且該多功能LCD控制器的可行性也在Cyclone II系列的EP2C5T144C8 FPGA芯片上得到了很好的驗(yàn)證．

    標(biāo)簽： FPGA LCD 多功能 顯示控制器

    上傳時(shí)間： 2014-06-23

    上傳用戶(hù)：hasan2015

  • 基于FPGA數(shù)字電壓表的設(shè)計(jì)報(bào)告

    基于FPGA數(shù)字電壓表的設(shè)計(jì) 　　EDA是電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation）的縮寫(xiě)，在20世紀(jì)60年代中期從計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助制造（CAM）、計(jì)算機(jī)輔助測(cè)試（CAT）和計(jì)算機(jī)輔助工程（CAE）的概念發(fā)展而來(lái)的。 EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描述語(yǔ)言VHDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。本電壓表的電路設(shè)計(jì)正是用VHDL語(yǔ)言完成的 。此次設(shè)計(jì)采用的是Altera公司 的Quartus II 7.0軟件。本次設(shè)計(jì)的參考電壓為2.5V，精度為0.01V。此電壓表的設(shè)計(jì)特點(diǎn)為通過(guò)軟件編程下載到硬件實(shí)現(xiàn)，設(shè)計(jì)周期短，開(kāi)發(fā)效率高。

    標(biāo)簽： FPGA 數(shù)字電壓表 報(bào)告

    上傳時(shí)間： 2013-11-24

    上傳用戶(hù)：無(wú)聊來(lái)刷下

  • 手把手教你學(xué)CPLD/FPGA與單片機(jī)聯(lián)合設(shè)計(jì)(前3章)

    　　手把手教你學(xué)CPLD/FPGA與單片機(jī)聯(lián)合設(shè)計(jì)（前3章） 　　作者：周興華；出版社： 北京航空航天大學(xué)出版社 　　內(nèi)容簡(jiǎn)介：本書(shū)以實(shí)踐（實(shí)驗(yàn)）為主線，以生動(dòng)短小的實(shí)例為靈魂，穿插介紹了Verilog HDL語(yǔ)言的語(yǔ)法及Altera公司的EPM7128S（或Atmel公司的ATFl508A5）設(shè)計(jì)開(kāi)發(fā)編程。理論與實(shí)踐緊密結(jié)合，由淺入深、循序漸進(jìn)地引導(dǎo)讀者進(jìn)行學(xué)習(xí)、實(shí)驗(yàn)，這樣讀者學(xué)得進(jìn)、記得牢，不會(huì)產(chǎn)生畏難情緒，無(wú)形之中就掌握了 CPLD／FPGA的聯(lián)合設(shè)計(jì)。

    標(biāo)簽： CPLD FPGA 手把手 單片機(jī)

    上傳時(shí)間： 2013-10-20

    上傳用戶(hù)：xjz632

  • 基于FPGA的多功能頻率計(jì)的設(shè)計(jì)

    基于Altera公司FPGA芯片EP2C8Q208，嵌入MC8051 IP Core，用C語(yǔ)言對(duì)MC8051 IP Core進(jìn)行編程，以其作為控制核心，實(shí)現(xiàn)系統(tǒng)控制。在FPGA芯片中，利用Verilog HDL語(yǔ)言進(jìn)行編程，設(shè)計(jì)了以MC8051 IP Core為核心的控制模塊、計(jì)數(shù)模塊、鎖存模塊和LCD顯示模塊等幾部分，實(shí)現(xiàn)了頻率的自動(dòng)測(cè)量，測(cè)量范圍為0.1Hz~50MHz，測(cè)量誤差0.01%。并實(shí)現(xiàn)測(cè)頻率、周期、占空比等功能。  

    標(biāo)簽： FPGA 多功能 頻率計(jì)

    上傳時(shí)間： 2013-10-14

    上傳用戶(hù)：1214209695

  • 基于FPGA的MIMO-OFDM基帶系統(tǒng)發(fā)射機(jī)的設(shè)計(jì)

    介紹了多入多出-正交頻分復(fù)用（MIMO-OFDM）系統(tǒng)，并分析了其發(fā)射機(jī)的實(shí)現(xiàn)原理。充分利用Altera公司Stratix系列現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）芯片和IP（知識(shí)產(chǎn)權(quán)）核，提出了一種切實(shí)可行的MIMO-OFDM基帶系統(tǒng)發(fā)射機(jī)的FPGA實(shí)現(xiàn)方法。重點(diǎn)論述了適合于FPGA實(shí)現(xiàn)的對(duì)角空時(shí)分層編碼（D-BLAST）的方法和實(shí)現(xiàn)原理以及各個(gè)主要模塊的工作原理。并給出了其在ModelSim環(huán)境下的仿真結(jié)果。結(jié)果表明，本設(shè)計(jì)具有設(shè)計(jì)簡(jiǎn)單、快速、高效和實(shí)時(shí)性好等特點(diǎn)。

    標(biāo)簽： MIMO-OFDM FPGA 基帶系統(tǒng) 發(fā)射機(jī)

    上傳時(shí)間： 2013-10-13

    上傳用戶(hù)：Aeray

主站蜘蛛池模板： 浮梁县| 田东县| 镇坪县| 克什克腾旗| 紫阳县| 黄梅县| 凌云县| 宝清县| 万载县| 崇义县| 茶陵县| 吴江市| 石屏县| 凤山市| 安龙县| 梁河县| 竹山县| 留坝县| 阳新县| 炎陵县| 濉溪县| 桐柏县| 巴林右旗| 游戏| 湘乡市| 同德县| 莱州市| 湖北省| 迭部县| 江山市| 类乌齐县| 增城市| 南靖县| 阳春市| 玛纳斯县| 武汉市| 昆明市| 海伦市| 托克托县| 大同县| 清涧县|