ARM微處理器的應用已經遍及工業(yè)控制、消費類電子產品、通信系統(tǒng)、網絡系統(tǒng)、無線系統(tǒng)等各類產品市場,占領了32位RISC微處理器75%以上的市場份額。 本文設計的基于JTAG接口的ARM編程器,以ARM微處理器作為CPU,利用其JTAG接口對Flash在線編程的技術,給以ARM為內核的應用板(數(shù)控系統(tǒng)硬件平臺)進行快速軟件升級。在分析相關技術的基礎上,給出了系統(tǒng)的總體設計方案,設計了系統(tǒng)的硬件和軟件。 首先詳細分析了JTAG技術、USB技術和Modem通信原理。編程器以USB口和RS-232口作為通信接口,以JTAG接口作為調試接口和編程接口。 其次,在分析編程器需求的基礎上,給出了系統(tǒng)的總體設計方案,選擇了主要的部件。系統(tǒng)硬件的核心部件采用了Philips LPC2144ARM芯片,擴展了JTAG接口、USB接口、Modem接口,同時又構造出了一個JTAG接口。該芯片具有SPI總線,采用與SPI兼容的外部Flash作為存儲器。編程器軟件在ADS集成開發(fā)環(huán)境下開發(fā)調試。 最后,對編程器技術實現(xiàn)上的不足作了分析和編程器設計的不完善之處作了總結,并對編程器的發(fā)展趨勢作了探討和展望。
上傳時間: 2013-06-16
上傳用戶:mylinden
Altera FPGA芯片的封裝尺寸選擇指南
上傳時間: 2013-06-04
上傳用戶:edisonfather
基于ISD4004芯片的語音錄放設計,內含詳細說明,程序代碼。
上傳時間: 2013-06-29
上傳用戶:hakim
隨著網絡技術和通信技術的突飛猛進,人們對通信的保密性能,抗干擾能力的要求越來越高,而且對信息隱蔽、多址保密通信等特性提出了更高的要求。這些要求的實現(xiàn)都離不開擴頻通信技術的應用,而擴頻通信芯片作為擴頻通信網絡的核心器件,自然也成了研究的重點。本論文旨在借鑒國內外相關研究成果,并以家庭電力線通信環(huán)境為背景,驗證了一種CDMA碼分多址通信的實現(xiàn)方案,并通過智能家庭系統(tǒng)展示了其應用效果。 本課題以構建家庭電力載波通信網絡為目標,首先,以兩塊Cyclone系列FPGA開發(fā)板為基礎,分別作為發(fā)送單元和接收單元,構建了系統(tǒng)的硬件開發(fā)平臺;以QuartusⅡ 7.2為開發(fā)環(huán)境,運用Verilog硬件描述語言,編寫擴頻模塊和解擴模塊,并且進行了測試、仿真和綜合,驗證了通過專用芯片實現(xiàn)擴頻通信系統(tǒng)的可行性。應用方面,采用電力線載波通信芯片,提出了一種由智能插線板和嵌入式網關構成的家電控制系統(tǒng)。用戶通過WEB方式登陸嵌入式網關,智能插線板能夠在嵌入式網關的控制下控制電器的電源、發(fā)送紅外遙控指令,實現(xiàn)對家電的遠程遙控。使用兩塊FPGA開發(fā)板,實現(xiàn)了擴頻通信基本收發(fā)是本設計得主要成果;將擴頻通訊技術、嵌入式Web技術引入到智能家庭系統(tǒng)的設計當中是本文的一個特點。 仿真和實驗表明:采用電力線載波通信芯片組建家庭網絡的方案可行,由智能插線板和嵌入式網關構成的家電控制系統(tǒng)能靈活、便捷地實施家電控制,并具有一定的節(jié)能效果。
上傳時間: 2013-06-17
上傳用戶:vaidya1bond007b1
《計算機組成原理》是計算機系的一門核心課程。但是它涉及的知識面非常廣,內容包括中央處理器、指令系統(tǒng)、存儲系統(tǒng)、總線和輸入輸出系統(tǒng)等方面,學生在學習該課程時,普遍覺得內容抽象難于理解。但借助于該計算機組成原理實驗系統(tǒng),學生通過實驗環(huán)節(jié),可以進一步融會貫通學習內容,掌握計算機各模塊的工作原理,相互關系的來龍去脈。 為了增強實驗系統(tǒng)的功能,提高系統(tǒng)的靈活性,降低實驗成本,我們采用FPGA芯片技術來徹底更新現(xiàn)有的計算器組成原理實驗平臺。該技術可根據(jù)用戶要求為芯片加載由VHDL語言所編寫出的不同的硬件邏輯,F(xiàn)PGA芯片具有重復編程能力,使得系統(tǒng)內硬件的功能可以像軟件一樣被編程,這種稱為“軟”硬件的全新系統(tǒng)設計概念,使實驗系統(tǒng)具有極強的靈活性和適應性。它不僅使該系統(tǒng)性能的改進和擴充變得十分簡易和方便,而且使學生自己設計不同的實驗變?yōu)榭赡堋S嬎銠C組成原理實驗的最終目的是讓學生能夠設計CPU,但首先,學生必須知道CPU的各個功能部件是如何工作,以及相互之間是如何配合構成CPU的。因此,我們必須先設計出一個教學用的以FPGA芯片為核心的硬件平臺,然后在此基礎上開發(fā)出VHDL部件庫及主要邏輯功能,并設計出一套實驗。 本文重點研究了基于FPGA芯片的VHDL硬件系統(tǒng),由于VHDL的高標準化和硬件描述能力,現(xiàn)代CPU的主要功能如計算,存儲,I/O操作等均可由VHDL來實現(xiàn)。同時設計實驗內容,包括時序電路的組成及控制原理實驗、八位運算器的組成及復合運算實驗、存儲器實驗、數(shù)據(jù)通路實驗、浮點運算器實驗、多流水線處理器實驗等,這些實驗形成一個相互關聯(lián)的系統(tǒng)。每個實驗先由教師講解原理及原理圖,學生根據(jù)教師提供的原理圖,自己用MAX+PLUSII完成電路輸入,學生實驗實際上是編寫VHDL,不需要寫得很復雜,只要能調用接口,然后將程序燒入平臺,這樣既不會讓學生花太多的時間在畫電路圖上,又能讓學生更好的理解每個部件的工作原理和工作過程。 論文首先研究分析了FPGA硬件實驗平臺,即實驗系統(tǒng)的硬件組成。系統(tǒng)采用FPGA-XC4010EPC84,62256CPLD以及其他外圍芯片(例如74LS244,74LS275)組成。根據(jù)不同的實驗要求,規(guī)劃不同實驗控制邏輯。用戶可選擇不同的實驗邏輯,通過把實驗邏輯下載到FPGA芯片中構成自己的實驗平臺。 其次,論文詳細的闡述了VHDL模塊化設計,如何運用VHDL技術來依次實現(xiàn)CPU的各個功能部件。VHDL語言作為一種國際標準化的硬件描述語言,自1987年獲得IEEE批準以來,經過了1993年和2001年兩次修改,至今已被眾多的國際知名電子設計自動化(EDA)工具研發(fā)商所采用,并隨同EDA設計工具一起廣泛地進入了數(shù)字系統(tǒng)設計與研發(fā)領域,目前已成為電子業(yè)界普遍接受的一種硬件設計技術。再次,論文針對實驗平臺中遇到的較為棘手的多流水線等問題,也進行了深入的闡述和剖析。學生需要什么樣的實驗條件,實驗內容及步驟才能了解當今CPU所采用的核心技術,才能掌握CPU的設計,運行原理。另外,本論文的背景是需要學生熟悉基本的VHDL知識或技能,因為實驗是在編寫VHDL代碼的前提下完成的。 本文在基于實驗室的環(huán)境下,基本上較為完整的實現(xiàn)了一個基于FPGA的實驗平臺方案。在此基礎上,進行了部分功能的測試和部分性能方面的分析。本論文的研究,為FPGA在實際系統(tǒng)中的應用提供研究思路和參考方案。論文的研究結果將對FPGA與VHDL標準的進一步發(fā)展具有重要的理論和現(xiàn)實意義。
上傳時間: 2013-04-24
上傳用戶:小強mmmm
AD系列芯片 1.模數(shù)轉換器 AD1380JD 16位 20us高性能模數(shù)轉換器(民用級) AD1380KD 16位 20us高性能模數(shù)轉換器(民用級) AD1671JQ 12位 1.25MHz采樣速率 帶寬2MHz模數(shù)轉換器(民用級) AD1672AP 12位 3MHz采樣速率 帶寬20MHz單電源模數(shù)轉換器(工業(yè)級) AD1674JN 12位 100KHz采樣速率 帶寬500KHz模數(shù)轉換器(民用級) AD1674AD 12位 100KHz采樣速率 帶寬500KHz模數(shù)轉換器(工業(yè)級)
標簽: AD芯片
上傳時間: 2013-05-19
上傳用戶:ljmwh2000
該論文基于NIOS Ⅱ軟核處理器和Altera的FPGA技術,設計了一種便攜式的振動頻譜分析儀,用于旋轉機械的故障監(jiān)測和診斷。以SOPC技術為手段,將信號采集和信號處理電路通過可編程片上系統(tǒng)來實現(xiàn),其特點是將對ADC的控制、數(shù)字信號的濾波、快速傅立葉變換的設計,通過FPGA芯片集成在一起,以NIOS Ⅱ來完成32位CPU的狀態(tài)控制功能。工程機械、汽車車輛中都存在諸如發(fā)動機類的旋轉機械,這類設備的異常振動往往會影響正常工作,嚴重時還會出現(xiàn)各種重大事故,該分析儀可以實時地或定期地對發(fā)動機、齒輪箱等旋轉機械進行振動頻譜分析和監(jiān)測,運用于民用機械能產生非常好的經濟效益。 該論文從四個方面進行了研究工作。其一,利用FPGA對ADC芯片的工作進行控制,使其在規(guī)定的時間內與DSP模塊進行數(shù)據(jù)交換,并對ADC各引腳時序進行控制,使兩者協(xié)調同步工作,編制了相應的VHDL語言程序。其二,采用SOPC Builder設計開發(fā),實現(xiàn)了基于NIOS Ⅱ的32位CPU軟核,創(chuàng)建了相應的C/C++和匯編的宏代碼,使得軟件可以訪問用戶自定義邏輯。對頂層設計產生的VHDL的RTL代碼和仿真文件進行了綜合、編譯適配以及仿真。其三,配合Matlab和DSP Builder的強大功能進行DSP模塊設計,開發(fā)出了FIR和FFT等功能模塊,并且添加到SOPC系統(tǒng)中,使其可以由NIOS Ⅱ很容易的調用。其四,在NIOS Ⅱ系統(tǒng)中添加了uC/OS Ⅱ操作系統(tǒng),提高了整個系統(tǒng)的穩(wěn)定性,并且降低了開發(fā)難度,提高了系統(tǒng)升級的能力。由于整個設計是基于FPGA開發(fā)的,所以該系統(tǒng)包括了所有FPGA系統(tǒng)的特點,包括并行的DSP處理、在系統(tǒng)可編程、升級簡單等特點,極易使設計產品化。
上傳時間: 2013-04-24
上傳用戶:amandacool
我公司開發(fā)小家電常用的芯片列表,用在腳浴盆控制板,LED控制板,咖啡機,果汁機,電話機,對講機,安防設備,工礦燈等
上傳時間: 2013-07-03
上傳用戶:hjshhyy
隨著系統(tǒng)芯片(SoC)設計復雜度不斷增加,使得縮短面市時間的壓力越來越大。雖然IP核復用大大減少了SoC的設計時間,但是SoC的驗證仍然非常復雜耗時。SoC和ASIC的最大不同之處在于它的規(guī)模和復雜的系統(tǒng)性,除了大量硬件模塊之外,SoC還需要大量的同件和軟件,如操作系統(tǒng),驅動程序以及應用程序等。面對SoC數(shù)目眾多的硬件模塊,復雜的嵌入式軟件,由于軟件仿真速度和仿真模犁的局限性,驗證往往難以達到令人滿意的要求,耗費了大最的時間,將給系統(tǒng)芯片的上市帶來嚴重的影響。為了減少此類情況的發(fā)生,在流樣片之前,進行基于FPGA的系統(tǒng)原型驗證,即在FPGA上快速地實現(xiàn)SoC設計中的硬件模塊,讓軟件模塊在真正的硬件環(huán)境中高速運行,從而實現(xiàn)SoC設計的軟硬件協(xié)同驗證。這種方法已經成為SoC設計流程前期階段常用的驗證方法。 在簡要分析幾種業(yè)內常用的驗證技術的基礎上,本文重點闡述了基于FPGA的SoC驗證流程與技術。結合Mojox數(shù)碼相機系統(tǒng)芯片(以下簡稱為Mojox SoC)的FPGA原型驗證平臺的設計,介紹了Mojox FPGA原型驗證平臺的硬件設計過程和Mojox SoC的FPGA原型實現(xiàn),并采用基于模塊的FPGA設計實現(xiàn)方法,加快了原型驗證的工作進程。 本文還介紹了Mojox SoC中ARM固件和PC應用軟件等原型軟件的設計實現(xiàn)以及原型驗證平臺的軟硬協(xié)同驗證的過程。通過軟硬協(xié)同驗證,本文實現(xiàn)了PC機對整個驗證平臺的摔制,達到了良好的驗證效果,且滿足了預期的設計要求。
標簽: SoC 系統(tǒng)芯片 原型 驗證技術
上傳時間: 2013-07-02
上傳用戶:dsgkjgkjg
本文研究了基于Nios Ⅱ的FPGA-CPU調試技術。論文研究了NiosⅡ嵌入式軟核處理器的特性;實現(xiàn)了以Nios Ⅱ嵌入式處理器為核心的FPGA-CPU調試系統(tǒng)的軟、硬件設計;對兩種不同類型的FPGA-CPU進行了實際調試,對實驗數(shù)據(jù)進行了分析。 在硬件方面,為了控制和檢測FPGA-CPU,設計并實現(xiàn)了FPGA-CPU的控制電路、FPGA-CPU的內部通用寄存器組掃描電路、存儲器電路等;完成了各種外圍設備接口的設計;實現(xiàn)了調試系統(tǒng)的整體設計。 在軟件方面,設計了調試監(jiān)控軟件,完成了對FPGA-CPU運行的控制和信號狀態(tài)的監(jiān)測。這些信號包括地址和數(shù)據(jù)總線以及各種寄存器的數(shù)據(jù)等;實現(xiàn)了多種模式下的FPGA-CPU調試支持單時鐘調試、單步調試和軟件斷點多種調試模式。此外,設計了專用的編譯軟件,實現(xiàn)了基于不同指令系統(tǒng)的偽匯編程序編譯,提高了調試效率。 本文作者在實現(xiàn)了FPGA-CPU調試系統(tǒng)基礎上,對兩種指令系統(tǒng)不同、結構迥異的FPGA-CPU進行實際調試。調試結果表明,這種基于IP核的可復用設計技術,能夠在一個FPGA芯片內實現(xiàn)調試系統(tǒng)和FPGA-CPU的無縫連接,能夠有效地調試FPGA-CPU。
上傳時間: 2013-05-19
上傳用戶:xinyuzhiqiwuwu