基于Actel FPGA 的雙端口RAM 設計雙端口RAM 芯片主要應用于高速率、高可靠性、對實時性要求高的場合，如實現DSP與PCI 總線芯片之間的數據交換接口電路等。但普通雙端口RAM 最大的缺點是在兩個CPU發生競爭時，有一方CPU 必須等待，因而降低了訪問效率。IDT 公司推出的專用雙端口RAM 芯片解決了普通雙端口RAM 內部競爭問題，并融合了中斷、旗語、主從功能。它具有存取速度快、功耗低、可完全異步操作、接口電路簡單等優點，但缺點也非常明顯，那就是價格太昂貴。為解決IDT 專用雙端口RAM 芯片的價格過高問題，廣州致遠電子有限公司推出了一種全新的基于Actel FPGA 的雙端口RAM 的解決方案。該方案采用Actel FPGA 實現，不僅具有IDT 專用雙端口RAM 芯片的所有性能特點，更是在價格上得到了很大改善，以A3P060雙端口RAM 為例，在相同容量（2K 字節）下，其價格僅為IDT 專用芯片的六分之一。
上傳時間： 2013-10-19
上傳用戶：18165383642
The LogiCORE™ GTP Wizard automates the task of creating HDL wrappers to configure the high-speed serial GTP transceivers in Virtex™-5 LXT and SXT devices. The menu-driven interface allows one or more GTP transceivers to be configured using pre-definedtemplates for popular industry standards, or from scratch, to support a wide variety of custom protocols.The Wizard produces a wrapper, an example design, and a testbench for rapid integration and verification of the serial interface with your custom function Features• Creates customized HDL wrappers to configureVirtex-5 RocketIO™ GTP transceivers• Users can configure Virtex-5 GTP transceivers toconform to industry standard protocols usingpredefined templates, or tailor the templates forcustom protocols• Included protocol templates provide support for thefollowing specifications: Aurora, CPRI, FibreChannel 1x, Gigabit Ethernet, HD-SDI, OBSAI,OC3, OC12, OC48, PCI Express® (PCIe®), SATA,SATA II, and XAUI• Automatically configures analog settings• Each custom wrapper includes example design, testbench; and both implementation and simulation scripts
標簽： Transceiver Virtex Wizar GTP
上傳時間： 2013-10-20
上傳用戶：dave520l
外部SRAM與C8051F000接口 Copyright (C) 2000 CYGNAL INTEGRATED PRODUCTS, INC. All rights reserved. FILE NAME : Sram.ASM TARGET MCU : C8051F000 DESCRIPTION : External Sram read/write verification routine for IDT 71V124SA.
標簽： INTEGRATED C8051F000 Copyright PRODUCTS
上傳時間： 2014-11-29
上傳用戶：leehom61
該代碼為我學習winnt內核時所寫，主要功能是在ring3下通過DeviceIoControl與驅動進行通信，獲取內核的數據以及sdt，idt信息等。并實現了hook NtQuerySystemInformation函數來實現進程隱藏的功能
上傳時間： 2014-01-15
上傳用戶：yan2267246
以TI公司的DSP芯片TMS32OC6204為例，結合IDT公司的先進先出緩存芯片IDT72V3640，介紹了其擴展總線XB在DMA控制下對FIFO進行讀寫，以實現對圖像的實時采集、處理。
上傳時間： 2015-10-19
上傳用戶：hgy9473
眾所周知在非 Admin 用戶模式下，是不允許加載驅動執行 RING 0 代碼的。 本文提供了一種方法，通過修改系統 GDT，IDT 來添加自己的 CALLGATE 和 INTGATE 這樣便在系統中設置了一個后門。我們就可以利用這個后門 在任意用戶模式下執行 ring 0 代碼了。為了保證我們添加的 CALLGATE 和 INT GATE 永久性。可以在第一次安裝時利用 SERVICE API 或 INF 文件設置成隨 系統啟動。不過此方法也有個缺陷，就是在第一次安裝 CALLGATE 或 INTGATE 時仍然需要 ADMIN 權限。下面分別給出了添加 CALLGATE 與 INTGATE 的具體 代碼。
上傳時間： 2016-02-14
上傳用戶：chongcongying
Cytech（駿龍科技有限公司）繼成功推出高效率、低發熱、輕重量的礦燈照明解決方案和高性能無線解決方案之后，最近又成功開發出2.4GHz立體聲無線音箱、2.4"TFT液晶顯示屏+SD卡插槽的MP4方案、以及功耗低、重量輕、體積小和圖像逼真的視像微顯眼鏡解決方案。 駿龍科技有限公司創辦于1998年，是香港及中國電子元件行業之中發展最迅速的分銷商之一。公司總部設于香港，另有13個地區辦公室遍及中國內地，包括北京、深圳和上海。駿龍科技有限公司分銷超過25種美國高科技半導體產品品牌，包括ALTERA、CATALYST、IDT、MICRON、LINEAR TECHNOLOGY等等。
上傳時間： 2013-12-19
上傳用戶：tonyshao
對于hook，從ring3有很多，ring3到ring0也有很多，根據api調用環節遞進的順序，在每一個環節都有hook的機會，可以有int 2e或者sysenter hook，ssdt hook，inline hook ，irp hook，object hook，idt hook等等
標簽： hook
上傳時間： 2013-12-28
上傳用戶：ggwz258
隨著新研發單板上高速Serdes信號的增多，信號完整性測試顯的越來越重要，本文檔圍繞Serdes信號的眼圖抖動測試總結一些測試注意事項。新研發單板上高速Serdes信號速率高達2.45G，一些時鐘信號上升/下降沿達到400ps左右，必然需要測量Serdes信號的眼圖、抖動，在這里總結一些測試經驗和注意事項。UBPG1單板上有如下幾種高速數據SERDES信號：1. GE SERDES接口(SGMII接口標準)2. AIF SERDES接口(CPRI接口標準)3. IQ SERDES接口(類CPRI接口標準，自定義幀格式)4. 光口 SERDES接口(CPRI接口標準)對于SERDES信號，其信號電氣特性由IEEE協議規定，在協議中會給出相應的眼圖測試模板及抖動指標，部分芯片廠家會在DATASHEET中給出單獨的眼圖測試模板及抖動指標（一般會比協議要求的更寬松）。UBPG1單板上的SERDES接口按電氣特性分有兩種，一種是SGMII接口（用1000-BASE-CX模板，IEEE協議39節）；一種是CPRI接口（用XAUI模板，IEEE協議49節）。
上傳時間： 2022-06-30
上傳用戶：
