ixp425 CPLd 源碼
標簽： CPLd ixp 425 源碼
上傳時間： 2014-07-09
上傳用戶：bakdesec
采用CPLd來培植ALTERA公司的CYCLONE系列FPGA，（AS，PS，FAS）可選
標簽： CYCLONE ALTERA CPLd FPGA
上傳時間： 2016-02-05
上傳用戶：zhouli
在文件夾YL2440_CPLd中有做好的CPLd工程,請用Xilinx ISE 6.2打開.
標簽： CPLd Xilinx 2440 6.2
上傳時間： 2014-01-26
上傳用戶：lz4v4
CPLd/FPGA設計的簡要說明，主要是對CPLd/FPGA設計的輸入過程進行介紹。
標簽： CPLd FPGA
上傳時間： 2016-02-07
上傳用戶：dapangxie
arm開發板資料CPLd源代碼armcore9
標簽： armcore9 CPLd arm 開發板
上傳用戶：wanqunsheng
ATmega128實驗板。RS232,SRAM,CPLd調試通過，uCosII可以運行，ethernet部分沒有完成，usb完成了一部分。 有參考價值。
標簽： ATmega CPLd SRAM 128
上傳時間： 2016-02-09
上傳用戶：c12228
CPLd入門教材. 介紹基本vhdl語法.適合快速入門理解含有CPLd器件的電路板.
標簽： CPLd vhdl 入門教 快速入門
上傳時間： 2016-02-11
上傳用戶：eclipse
深圳優龍公司PXA270的CPLd的vhdl邏輯代碼，
標簽： CPLd vhdl PXA 270
上傳時間： 2014-01-04
上傳用戶：kernaling
本文詳細分析了COOLRUNNER系列CPLd的結構,特點及功能,使用VHDL語言實現數字邏輯,實現了水下沖擊波記錄儀電路的數字電路部分.
標簽： COOLRUNNER CPLd VHDL 分
上傳時間： 2013-12-18
上傳用戶：shawvi
利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLd器件上用VHDL語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點。 本設計采用自頂向下、混合輸入方式（原理圖輸入—頂層文件連接和VHDL語言輸入—各模塊程序設計）實現數字鐘的設計、下載和調試。 一、 功能說明 已完成功能 1. 完成秒／分／時的依次顯示并正確計數； 2. 秒／分／時各段個位滿10正確進位，秒／分能做到滿60向前進位； 3. 定時鬧鐘：實現整點報時，又揚聲器發出報時聲音； 4. 時間設置，也就是手動調時功能：當認為時鐘不準確時，可以分別對分／時鐘進行調整； 5. 利用多余兩位數碼管完成秒表顯示：A、精度達10ms；B、可以清零；C、完成暫停 可以隨時記時、暫停后記錄數據。 待改進功能： 1. 鬧鐘只是整點報時，不能手動設置報時時間，遺憾之一； 2. 秒表不能向秒進位，也就是最多只能記時100ms； 3. 秒表暫停記錄數據后不能在原有基礎上繼續計時，而是復位重新開始。 【注意】秒表為后來添加功能，所以有很多功能不成熟！
標簽： CPLd VHDL 芯片 時鐘源
上傳時間： 2014-01-02
上傳用戶：LIKE
蟲蟲下載站版權所有 京ICP備2021023401號-1
