FPGA/CPLd集成開(kāi)發(fā)環(huán)境ise的使用詳解 示例代碼9
標(biāo)簽： FPGA CPLd ise 集成開(kāi)發(fā)環(huán)境
上傳時(shí)間： 2015-10-28
上傳用戶(hù)：凌云御清風(fēng)
FPGA/CPLd集成開(kāi)發(fā)環(huán)境ise的使用詳解 示例代碼10
上傳用戶(hù)：894898248
FPGA/CPLd集成開(kāi)發(fā)環(huán)境ise的使用詳解 示例代碼
上傳時(shí)間： 2013-11-26
上傳用戶(hù)：anng
PSD4256G flash inside CPLd example code
標(biāo)簽： example inside 4256G flash
上傳時(shí)間： 2015-10-29
上傳用戶(hù)：二驅(qū)蚊器
基于CPLd的USB下載電纜設(shè)計(jì).rar
標(biāo)簽： CPLd USB
上傳時(shí)間： 2015-10-31
上傳用戶(hù)：清風(fēng)冷雨
altera USB blaste 制作全套資料。包括原理圖、93LC46的配置文件和CPLd的VHDL源程序。
標(biāo)簽： altera blaste CPLd VHDL
上傳時(shí)間： 2015-11-06
上傳用戶(hù)：love1314
學(xué)習(xí)CPLd的朋友注意了，這是一本非常好的入門(mén)書(shū)籍，對(duì)初學(xué)者是很有幫助的
標(biāo)簽： CPLd
上傳時(shí)間： 2014-01-27
上傳用戶(hù)：dengzb84
智能全數(shù)字鎖相環(huán)的設(shè)計(jì)用VHDL語(yǔ)言在CPLd上實(shí)現(xiàn)串行通信
標(biāo)簽： VHDL CPLd 全數(shù)字 串行通信
上傳時(shí)間： 2014-01-08
上傳用戶(hù)：weiwolkt
錯(cuò)誤檢測(cè)與糾正電路的設(shè)計(jì)與實(shí)現(xiàn)用VHDL語(yǔ)言在CPLd上實(shí)現(xiàn)串行通信.doc
標(biāo)簽： VHDL CPLd 錯(cuò)誤檢測(cè)與糾正
上傳用戶(hù)：hwl453472107
詳細(xì)描述了在FPGA/CPLd設(shè)計(jì)過(guò)程中應(yīng)注意的地方,和如何提高設(shè)計(jì)效率,對(duì)FPGA設(shè)計(jì)者有很好的幫助
標(biāo)簽： FPGA CPLd 過(guò)程 如何提高
上傳時(shí)間： 2015-11-08
上傳用戶(hù)：wqxstar
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
