lattice cpld優化技巧資料，無需密碼，下載即用！
標簽： lattice cpld
上傳時間： 2013-09-03
上傳用戶：tianyi223
基于CPLD的FSK信號發生器的設計.PDF
標簽： CPLD FSK 信號發生器
上傳用戶：zhuyibin
基于CPLD的二進制碼轉換為二十進制（BCD）碼的電路[1].pdf
標簽： CPLD BCD 二進制碼 轉換
上傳用戶：rtsm07
單片機和cpld綜合應用的示例，可以通過本程序學習如何利用單片機和cpld的綜合應用，其中單片機的程學編寫隨后就會上傳上來
標簽： cpld 單片機
上傳用戶：海陸空653
cpld,非常好用的源碼.可以為你帶來方便.
標簽： cpld 源碼
上傳用戶：墻角有棵樹
CPLD與51單片機總線接
標簽： CPLD 51單片機 總線
上傳用戶：ewtrwrtwe
CPLD的VerilogHDL總線代碼,在EPM7128SLC84-10+Quartus4平臺上運行通過.
標簽： VerilogHDL Quartus CPLD 7128
上傳用戶：gaojiao1999
基于CPLD-FPGA的半整數分頻器的設計，用于設計EDA
標簽： CPLD-FPGA 整數 分頻器
上傳用戶：pioneer_lvbo
JTAG CPLD實現源代碼，比用簡單并口調試器快5倍以上。\r\n以前總覺得簡單的并口jtag板速度太慢，特別是調試bootloader的時候，簡直難以忍受。最近沒什么事情，于是補習了幾天vhdl，用cpld實現了一個快速的jtag轉換板。cpld用epm7128stc100-15，晶振20兆，tck頻率5兆。用sjf2410作測試，以前寫50k的文件用時5分鐘，現在則是50秒左右。tck的頻率還可以加倍，但是不太穩定，而且速度的瓶頸已經不在tck這里，而在通訊上面了。\r\n
標簽： JTAG CPLD 源代碼
上傳時間： 2013-09-04
上傳用戶：LANCE
cpld與單片機接口設計,利于電子設計及應用
標簽： cpld 單片機 接口設計
上傳用戶：回電話#
蟲蟲下載站版權所有 京ICP備2021023401號-1
