通過BWDSP模擬器對目前常用的幾種替換算法和大小不同的指令CAche塊進行仿真實驗得出不同缺失率。實驗結果表明，所提出的PLRU替換算法性能高于LRU、LFU、FIFO替換算法，并使BWDSP整體性能提高到為其他三種替換算法的1.12倍左右。
標簽： BWDSP CAche PLRU 指令
上傳時間： 2013-11-07
上傳用戶：skfreeman
CAche對于CPU來說非常重要，它們是處理器和內存等數據交換的高速緩沖地帶，可以對使用過的數據和指令進行有選擇的保留，以便以后直接調用，這樣將大大提高系統的速度。
標簽： CAche
上傳時間： 2013-11-22
上傳用戶：wcl168881111111
計算機體系結構中CAche實現原理及解決方案的模擬程序.
標簽： CAche 計算機體系結構 方案 模擬
上傳時間： 2015-03-29
上傳用戶：ls530720646
CAche測試軟件，通過該小程序可以了解一些有關CAche工作原理．
標簽： CAche 測試軟件
上傳時間： 2015-03-31
上傳用戶：SimonQQ
一個不錯的CAche，不但能夠實現map的所有操作，而卻具有內嵌的集群支持能力
上傳時間： 2015-05-12
上傳用戶：從此走出陰霾
使用LRU方法更新CAche 結合數據結構的相關知識，使用LRU的策略，對一組訪問序列進行內部的CAche更新 并附實驗報告
標簽： CAche LRU 更新 數據結構
上傳時間： 2014-08-14
上傳用戶：nanxia
Arm9指令CAche緩存模塊的verilog代碼，對一些做ARM硬件開發的朋友有參考價值。
標簽： verilog CAche Arm9 指令
上傳時間： 2015-06-12
上傳用戶：一諾88
CAche: you will be given a char at will and you should simulate the computer s memory and CAche .
標簽： CAche will and you
上傳時間： 2015-07-04
上傳用戶：CSUSheep
Blakcfin processor CAche code example
標簽： processor Blakcfin example CAche
上傳時間： 2015-07-20
上傳用戶：wfeel
一個32位微處理器的verilog實現源代脈,采用5級流水線和CAche技術.
標簽： verilog CAche 微處理器 流水線
上傳時間： 2014-12-21
上傳用戶：yimoney
蟲蟲下載站版權所有 京ICP備2021023401號-1
