keil c編的程序,批proteus 數(shù)碼管電子鐘.
上傳時間： 2013-09-25
上傳用戶：huql11633
一個萬年歷，c編寫的程序?qū)σ壕⒂泻艽髱椭?/p>
上傳時間： 2013-09-27
上傳用戶：copu
單片機的一點學習資料。教你學會單片機c語言和keil
上傳時間： 2013-09-27
上傳用戶：1234321@q
keil C 與proteus環(huán)境下仿真單片機開發(fā)的5個實例，是單片機嵌入式開發(fā)的極有價值的參考資料。其中包括了流水燈、走馬燈、1602液晶屏驅(qū)動、ds1302、max7221的仿真開發(fā)實例，包括c語言代碼。
上傳時間： 2013-09-30
上傳用戶：fanboynet
針對Mean Shift算法不能跟蹤快速目標、跟蹤過程中窗寬的大小保持不變的特點。首先，卡爾曼濾波器初步預測目標在本幀的可能位置；其次， Mean Shift算法在這點的鄰域內(nèi)尋找目標真實的位置；最后，在目標出現(xiàn)大比例遮擋情況時，利用卡爾曼殘差來關(guān)閉和打開卡爾曼濾波器。實驗表明該算法在目標尺度變化、遮擋等情況下對快速運動的目標能夠取得較好的跟蹤效果。
上傳時間： 2013-10-10
上傳用戶：TF2015
ADC0809做AD轉(zhuǎn)換的C程序
標簽： 0809 ADC AD轉(zhuǎn)換 C程序
上傳時間： 2013-11-11
上傳用戶：大融融rr
采用鎖相環(huán)技術(shù)設(shè)計了一種穩(wěn)定、低噪聲的C波段頻率源。建立了鎖相環(huán)的相位噪聲模型并分析影響相位噪聲的因素，進行了鎖相環(huán)低通濾波器的設(shè)計。利用軟件對環(huán)路的穩(wěn)定性和相位噪聲進行仿真，相位裕度在45°以上，環(huán)路工作穩(wěn)定，且具有較好的相位噪聲特性
上傳時間： 2014-12-23
上傳用戶：吾學吾舞
模糊C-均值聚類算法是一種無監(jiān)督圖像分割技術(shù)，但存在著初始隸屬度矩陣隨機選取的影響，可能收斂到局部最優(yōu)解的缺點。提出了一種粒子群優(yōu)化與模糊C-均值聚類相結(jié)合的圖像分割算法，根據(jù)粒子群優(yōu)化算法強大的全局搜索能力，有效地避免了傳統(tǒng)的FCM對隨機初始值的敏感，容易陷入局部最優(yōu)的缺點。實驗表明，該算法加快了收斂速度，提高了圖像的分割精度。
上傳時間： 2013-10-25
上傳用戶：llandlu
PCB設(shè)計問題集錦 問：PCB圖中各種字符往往容易疊加在一起，或者相距很近，當板子布得很密時，情況更加嚴重。當我用Verify Design進行檢查時，會產(chǎn)生錯誤，但這種錯誤可以忽略。往往這種錯誤很多，有幾百個，將其他更重要的錯誤淹沒了，如何使Verify Design會略掉這種錯誤，或者在眾多的錯誤中快速找到重要的錯誤。 答：可以在顏色顯示中將文字去掉,不顯示后再檢查;并記錄錯誤數(shù)目。但一定要檢查是否真正屬于不需要的文字。 問： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：這是有關(guān)制造方面的一個檢查，您沒有相關(guān)設(shè)定，所以可以不檢查。 問： 怎樣導出jop文件？答：應(yīng)該是JOB文件吧？低版本的powerPCB與PADS使用JOB文件。現(xiàn)在只能輸出ASC文件，方法如下STEP：FILE/EXPORT/選擇一個asc名稱/選擇Select ALL/在Format下選擇合適的版本/在Unit下選Current比較好/點擊OK/完成然后在低版本的powerPCB與PADS產(chǎn)品中Import保存的ASC文件，再保存為JOB文件。 問： 怎樣導入reu文件？答：在ECO與Design 工具盒中都可以進行，分別打開ECO與Design 工具盒，點擊右邊第2個圖標就可以。 問： 為什么我在pad stacks中再設(shè)一個via:1(如附件）和默認的standardvi(如附件）在布線時V選擇1，怎么布線時按add via不能添加進去這是怎么回事，因為有時要使用兩種不同的過孔。答：PowerPCB中有多個VIA時需要在Design Rule下根據(jù)信號分別設(shè)置VIA的使用條件，如電源類只能用Standard VIA等等，這樣操作時就比較方便。詳細設(shè)置方法在PowerPCB軟件通中有介紹。 問：為什么我把On-line DRC設(shè)置為prevent..移動元時就會彈出(圖2),而你們教程中也是這樣設(shè)置怎么不會呢?答：首先這不是錯誤,出現(xiàn)的原因是在數(shù)據(jù)中沒有BOARD OUTLINE.您可以設(shè)置一個,但是不使用它作為CAM輸出數(shù)據(jù). 問：我用ctrl+c復制線時怎設(shè)置原點進行復制，ctrl+v粘帖時總是以最下面一點和最左邊那一點為原點 答： 復制布線時與上面的MOVE MODE設(shè)置沒有任何關(guān)系,需要在右鍵菜單中選擇,這在PowerPCB軟件通教程中有專門介紹. 問：用(圖4)進行修改線時拉起時怎總是往左邊拉起(圖5)，不知有什么辦法可以輕易想拉起左就左，右就右。答： 具體條件不明,請檢查一下您的DESIGN GRID,是否太大了. 問： 好不容易拉起右邊但是用(圖6)修改線怎么改怎么下面都會有一條不能和在一起，而你教程里都會好好的(圖8)答：這可能還是與您的GRID 設(shè)置有關(guān),不過沒有問題,您可以將不需要的那段線刪除.最重要的是需要找到布線的感覺,每個軟件都不相同,所以需要多練習。 問： 尊敬的老師:您好！這個圖已經(jīng)畫好了，但我只對（如圖1）一種的完全間距進行檢查，怎么錯誤就那么多，不知怎么改進。請老師指點。這個圖在附件中請老師幫看一下，如果還有什么問題請指出來，本人在改進。謝！！！！！答：請注意您的DRC SETUP窗口下的設(shè)置是錯誤的,現(xiàn)在選中的SAME NET是對相同NET進行檢查,應(yīng)該選擇NET TO ALL.而不是SAME NET有關(guān)各項參數(shù)的含義請仔細閱讀第5部教程. 問： U101元件已建好，但元件框的拐角處不知是否正確，請幫忙CHECK 答：元件框等可以通過修改編輯來完成。問： U102和U103元件沒建完全，在自動建元件參數(shù)中有幾個不明白：如：SOIC--》silk screen欄下spacing from pin與outdent from first pin對應(yīng)U102和U103元件應(yīng)寫什么數(shù)值，還有這兩個元件SILK怎么自動設(shè)置，以及SILK內(nèi)有個圓圈怎么才能畫得與該元件參數(shù)一致。 答：Spacing from pin指從PIN到SILK的Y方向的距離,outdent from first pin是第一PIN與SILK端點間的距離.請根據(jù)元件資料自己計算。
上傳時間： 2013-10-07
上傳用戶：comer1123
2012TI杯陜西賽題H題，2012TI杯陜西賽題C題--簡易直流電子負載。
上傳時間： 2013-10-17
上傳用戶：wangfei22
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
