51單片機(jī)上c語言編程手冊，非常實(shí)用，我自己就是看著這個學(xué)習(xí)的
標(biāo)簽： 51單片機(jī)C語言 編程手冊
上傳時間： 2013-05-18
上傳用戶：ikemada
電子技術(shù)基礎(chǔ) 很全的電子元器件基礎(chǔ)知識講義.rar
上傳時間： 2013-05-25
上傳用戶：003030
《單片機(jī)C語言程序設(shè)計實(shí)訓(xùn)100例——基于8051+Proteus仿真》，附有電路圖及hex文件
上傳時間： 2013-07-19
上傳用戶：nanfeicui
μC-OS-Ⅱ中文手冊,共分為十二個章節(jié)。第1章：范例，第2章 實(shí)時系統(tǒng)概念，第3章 內(nèi)核結(jié)構(gòu)，第4 章 任務(wù)管理，第5 章 時間管理，第6 章 任務(wù)之間的通訊與同步，第7 章 內(nèi)存管理，第8章 移植μC/OS-Ⅱ，第9章 μC/OS-II在80x86上的移植，第10章從 μC/OS 升級到 μC/OS-II，第11 章 參考手冊，第12章 配置手冊。
標(biāo)簽： C-OS
上傳時間： 2013-04-24
上傳用戶：william345
單片機(jī)C語言的理論書籍，內(nèi)容比較豐富，涵蓋了單片機(jī)C語言的各種應(yīng)用。
上傳時間： 2013-07-11
上傳用戶：liangrb
這是我們實(shí)驗(yàn)室培訓(xùn)C語言時用的課件，個人覺得很不錯
標(biāo)簽： 譚浩強(qiáng) C語言
上傳時間： 2013-06-25
上傳用戶：zhengjian
ARM嵌入式系統(tǒng)C語言編程資料，歡迎各位朋友 下載
標(biāo)簽： ARM 嵌入式系統(tǒng) C語言編程
上傳時間： 2013-06-06
上傳用戶：himbly
現(xiàn)場可編程門陣列(FPGA)的發(fā)展已經(jīng)有二十多年，從最初的1200門發(fā)展到了目前數(shù)百萬門至上千萬門的單片F(xiàn)PGA芯片?，F(xiàn)在，F(xiàn)PGA已廣泛地應(yīng)用于通信、消費(fèi)類電子和車用電子類等領(lǐng)域，但國內(nèi)市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時鐘分布質(zhì)量變的越來越重要，時鐘延遲和時鐘偏差已成為影響系統(tǒng)性能的重要因素。目前，為了消除FPGA芯片內(nèi)的時鐘延遲，減小時鐘偏差，主要有利用延時鎖相環(huán)(DLL)和鎖相環(huán)(PLL)兩種方法，而其各自又分為數(shù)字設(shè)計和模擬設(shè)計。雖然用模擬的方法實(shí)現(xiàn)的DLL所占用的芯片面積更小，輸出時鐘的精度更高，但從功耗、鎖定時間、設(shè)計難易程度以及可復(fù)用性等多方面考慮，我們更愿意采用數(shù)字的方法來實(shí)現(xiàn)。 本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎(chǔ)，對全數(shù)字延時鎖相環(huán)(DLL)電路進(jìn)行分析研究和設(shè)計，在此基礎(chǔ)上設(shè)計出具有自主知識產(chǎn)權(quán)的模塊電路。 本文作者在一年多的時間里，從對電路整體功能分析、邏輯電路設(shè)計、晶體管級電路設(shè)計和仿真以及最后對設(shè)計好的電路仿真分析、電路的優(yōu)化等做了大量的工作，通過比較DLL與PLL、數(shù)字DLL與模擬DLL，深入的分析了全數(shù)字DLL模塊電路組成結(jié)構(gòu)和工作原理，設(shè)計出了符合指標(biāo)要求的全數(shù)字DLL模塊電路，為開發(fā)自我知識產(chǎn)權(quán)的FPGA奠定了堅實(shí)的基礎(chǔ)。 本文先簡要介紹FPGA及其時鐘管理技術(shù)的發(fā)展，然后深入分析對比了DLL和PLL兩種時鐘管理方法的優(yōu)劣。接著詳細(xì)論述了DLL模塊及各部分電路的工作原理和電路的設(shè)計考慮，給出了全數(shù)字DLL整體架構(gòu)設(shè)計。最后對DLL整體電路進(jìn)行整體仿真分析，驗(yàn)證電路功能，得出應(yīng)用參數(shù)。在設(shè)計中，用Verilog-XL對部分電路進(jìn)行數(shù)字仿真，Spectre對進(jìn)行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。 本設(shè)計采用TSMC0.18μmCMOS工藝庫建模，設(shè)計出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動時間為28ps，在輸入100MHz時鐘時的功耗為200MW，達(dá)到了國外同類產(chǎn)品的相應(yīng)指標(biāo)。最后完成了輸出電路設(shè)計，可以實(shí)現(xiàn)時鐘占空比調(diào)節(jié)，2倍頻，以及1.5、2、2.5、3、4、5、8、16時鐘分頻等時鐘頻率合成功能。
上傳時間： 2013-06-10
上傳用戶：yd19890720
C程序設(shè)計語言（第2版·新版）非掃描版&詳細(xì)書簽版.pdfC程序設(shè)計語言（第2版·新版）非掃描版&詳細(xì)書簽版.pdf
標(biāo)簽： C程序設(shè)計 語言
上傳時間： 2013-04-24
上傳用戶：busterman
本論文基于直接擴(kuò)頻通信的理論設(shè)計了一種全數(shù)字的中頻接收機(jī)，使用Xilinx公司的FPGA芯片xc3s400作為接收機(jī)的主芯片，實(shí)現(xiàn)中頻數(shù)字信號的下變頻，基帶解調(diào)，PN碼的捕獲及跟蹤環(huán)路的設(shè)計并給出了它們的具體設(shè)計步驟及RTL級邏輯電路圖。本文對于數(shù)字下變頻器的設(shè)計、數(shù)字抑制載波恢復(fù)環(huán)的設(shè)計進(jìn)行了詳細(xì)的論述，還使用Matlab中的Simulink對本接收機(jī)系統(tǒng)所要使用的全數(shù)字Costas環(huán)進(jìn)行了功能仿真并給出了仿真結(jié)果。 本文使用高速模數(shù)轉(zhuǎn)換器AD9601對中頻模擬信號進(jìn)行采樣，最后再用高速數(shù)模轉(zhuǎn)換器AD9740還原出原始信息，并給出了它們與核心芯片xc3s400的接口設(shè)計方法及原理電路圖。
標(biāo)簽： FPGA 全數(shù)字 中頻接收機(jī)
上傳時間： 2013-07-30
上傳用戶：weiwolkt
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
