DFT(離散傅立葉變換)作為將信號從時(shí)域轉(zhuǎn)換到頻域的基本運(yùn)算,在各種數(shù)字信號處理中起著核心作用
標(biāo)簽: FPGA FFT 擴(kuò)展 處理器
上傳時(shí)間: 2013-08-04
上傳用戶:wangdean1101
FFT/IFFT是時(shí)域信號與頻域信號之間轉(zhuǎn)換的基本運(yùn)算,是數(shù)字信號處理的核心工具之一,因此,它廣泛地應(yīng)用于許多領(lǐng)域。在數(shù)字化的今天,不論是在通信領(lǐng)域還是在圖像處理領(lǐng)域,對數(shù)字信號處理的速度、精度和實(shí)時(shí)性要求不斷提高。為滿足不斷提高的要求,國內(nèi)外不斷地推出各種FFT/IFFT處理器,主要處理器有ASIC、DSP芯片、FPGA等。由于FPGA具有可反復(fù)編程的特點(diǎn)及豐富資源,所以它受到廣泛的關(guān)注。 本論文就是一種基于FPGA實(shí)現(xiàn)浮點(diǎn)型數(shù)據(jù)的FFT及IFFT處理器,該處理器使用A1tera公司的Stratix Ⅱ系列的FPGA芯片。它主要采用流水線結(jié)構(gòu),這種結(jié)構(gòu)可以使各級運(yùn)算并行處理,對輸入進(jìn)來的數(shù)據(jù)進(jìn)行連續(xù)處理,提高了運(yùn)算速度,滿足了系統(tǒng)的實(shí)時(shí)性要求;另外處理器所處理的數(shù)據(jù)是32位浮點(diǎn)型的,因此它同時(shí)提高了運(yùn)算的精度。
標(biāo)簽: FPGA IFFT FFT 浮點(diǎn)
上傳時(shí)間: 2013-07-12
上傳用戶:cuicuicui
現(xiàn)場可編程門陣列(FPGA)是近年來迅速發(fā)展起來的新型可編程器件。隨著它的不斷應(yīng)用和發(fā)展,也使電子設(shè)計(jì)的規(guī)模和集成度不斷提高。同時(shí)也帶來了電子系統(tǒng)設(shè)計(jì)方法和設(shè)計(jì)思想的不斷推陳出新。 隨著數(shù)字電子技術(shù)的發(fā)展,數(shù)字信號處理的理論和技術(shù)廣泛的應(yīng)用于通訊、語音處理、計(jì)算機(jī)和多媒體等領(lǐng)域。快速傅里葉變換(FFT)作為數(shù)字信號處理的核心技術(shù)之一,是離散傅里葉變換的運(yùn)算時(shí)間縮短了幾個(gè)數(shù)量級。FFT已經(jīng)成為現(xiàn)代信號處理的重要理論之一。 該文的目的就是研究如何應(yīng)用FPGA實(shí)現(xiàn)FFT算法,研制具有自己知識產(chǎn)權(quán)的FFT信號處理器具有重要的理論意義和實(shí)用意義。 設(shè)計(jì)采用基4算法設(shè)計(jì)了一個(gè)具有實(shí)用價(jià)值的FFT實(shí)時(shí)硬件處理器。其中使用了改進(jìn)的CORDIC流水線結(jié)構(gòu)設(shè)計(jì)了FFT的蝶型運(yùn)算單元,將硬件不易于實(shí)現(xiàn)、運(yùn)算緩慢的乘法單元轉(zhuǎn)換成硬件易于實(shí)現(xiàn)、運(yùn)算快捷的加法單元。并根據(jù)基4算法的尋址特點(diǎn)設(shè)計(jì)了簡單快速的地址發(fā)生器。整體采用流水線的工作方式,并將雙端口RAM、只讀ROM全部內(nèi)置在FPGA芯片內(nèi)部,使整個(gè)系統(tǒng)的數(shù)據(jù)交換和處理速度得以提高。 整個(gè)設(shè)計(jì)利用ALTERA公司提供的QUARTUSⅡ4.0開發(fā)軟件,采用先進(jìn)的層次化設(shè)計(jì)思想,使用一片F(xiàn)PGA芯片完成了整個(gè)FFT處理器的電路設(shè)計(jì)。整體設(shè)計(jì)經(jīng)過時(shí)序仿真和硬件仿真,運(yùn)行速度達(dá)到100MHz以上。
上傳時(shí)間: 2013-07-01
上傳用戶:FFAN
DFT(Discrete Fourier Transformation)是數(shù)字信號分析與處理如圖形、語音及圖像等領(lǐng)域的重要變換工具,直接計(jì)算DFT的計(jì)算量與變換區(qū)間長度N的平方成正比.當(dāng)N較大時(shí),因計(jì)算量太大,直接用DFT算法進(jìn)行譜分析和喜好的實(shí)時(shí)處理是不切實(shí)際的.快速傅里葉變換(Fast Fourier Transformation,簡稱FFT)使DFT運(yùn)算效率提高1~2個(gè)數(shù)量級.本文的目的就是研究如何應(yīng)用FPGA這種大規(guī)模可編程邏輯器件實(shí)現(xiàn)FFT的算法.本設(shè)計(jì)主要采用先進(jìn)的基-4DIT算法研制一個(gè)具有實(shí)用價(jià)值的FFT實(shí)時(shí)硬件處理器.在FFT實(shí)時(shí)硬件處理器的設(shè)計(jì)實(shí)現(xiàn)過程中,利用遞歸結(jié)構(gòu)以及成組浮點(diǎn)制運(yùn)算方式,解決了蝶形計(jì)算、數(shù)據(jù)傳輸和存儲操作協(xié)調(diào)一致問題.合理地解決了位增長問題.同時(shí),采用并行高密度乘法器和流水線(pipeline)工作方式,并將雙端口RAM、只讀ROM全部內(nèi)置在FPGA芯片內(nèi)部,使整個(gè)系統(tǒng)的數(shù)據(jù)交換和處理速度得以很大提高,實(shí)際合理地解決了資源和速度之間相互制約的問題.本設(shè)計(jì)采用Verilog HDL硬件描述語言進(jìn)行設(shè)計(jì),由于在設(shè)計(jì)中采用Xilinx公司提供的稱為Core的IP功能塊極大地提高了設(shè)計(jì)效率.
標(biāo)簽: FPGA FFT 數(shù)字處理器 硬件實(shí)現(xiàn)
上傳時(shí)間: 2013-06-20
上傳用戶:小碼農(nóng)lz
隨著社會的進(jìn)步及移動用戶的迅猛增長,第三代移動通信越來越受到各界的重視。多用戶檢測技術(shù)是第三代移動通信中重要的技術(shù)之一;常規(guī)CDMA接收機(jī)采用匹配濾波器的結(jié)構(gòu),但是這種結(jié)構(gòu)的接收機(jī)并沒有考慮到信道中多址干擾的存在,使彼此間影響減少來提高系統(tǒng)容量;而功控的方法也沒有從接收信號中真正去除多址干擾,只能緩解這種矛盾,不能從根本上解決問題。要想真正消除干擾,大幅度提高系統(tǒng)容量,必須通過多址對消和多用戶檢測技術(shù)。 本文首先介紹了CDMA的基本原理和多用戶檢測的基本原理。然后重點(diǎn)介紹和分析各種多用戶檢測的原理,然后依據(jù)多用戶檢測的四個(gè)技術(shù)指標(biāo)對各種多用戶檢測的方法進(jìn)行比較,從中選擇實(shí)現(xiàn)簡單,性能優(yōu)越的解相關(guān)檢測器來作為實(shí)現(xiàn)的標(biāo)的算法。 然后,本文重點(diǎn)研究分析解相關(guān)檢測器的原理,給出了實(shí)現(xiàn)解相關(guān)檢測器的系統(tǒng)設(shè)計(jì)的流程,其中包括硬件電路的搭建和軟件實(shí)現(xiàn)的方法。硬件電路是基于DSP(TI公司的TMS320C5402)和FPGA(Altera公司的EP1K10Q208-3)來完成。軟件部分主要采用C語言來完成。 本文系統(tǒng)研究了多用戶檢測技術(shù),并實(shí)現(xiàn)了解相關(guān)算法,在理論研究和實(shí)際應(yīng)用方面都有一定的價(jià)值。
上傳時(shí)間: 2013-07-29
上傳用戶:anpa
本課題深入分析了GPS軟件接收機(jī)基于FFT并行捕獲算法并詳細(xì)闡述了其FPGA的實(shí)現(xiàn)。相比于其它的捕獲方案,該方案更好地滿足了信號處理實(shí)時(shí)性的要求。 論文的主體部分首先簡單分析了擴(kuò)頻通信系統(tǒng)的基本原理,介紹了GPS系統(tǒng)的組成,詳細(xì)闡述了GPS信號的特點(diǎn),并根據(jù)GPS信號的組成特點(diǎn)介紹了接收機(jī)的體系結(jié)構(gòu)。其次,通過對GPS接收機(jī)信號捕獲方案的深入研究,確定了捕獲速度快且實(shí)現(xiàn)復(fù)雜度不是很高的基于FFT的并行捕獲方案,并對該方案提出了幾點(diǎn)改進(jìn)的措施,根據(jù)前面的分析,提出了系統(tǒng)的實(shí)現(xiàn)方案,利用MATLAB對該系統(tǒng)進(jìn)行仿真,仿真的結(jié)果充分的驗(yàn)證了方案的可行性。接著,對于捕獲環(huán)節(jié)中的核心部分—FFT處理器,設(shè)計(jì)中沒有采用ALTERA提供的IP核,獨(dú)立設(shè)計(jì)實(shí)現(xiàn)了基于FPGA的FFT處理器,并通過對一組數(shù)據(jù)在MATLAB中運(yùn)算得到結(jié)果和FPGA輸出結(jié)果相對比,可以驗(yàn)證該FFT處理器的正確性。再次重點(diǎn)分析了GPS接收機(jī)并行捕獲部分的FPGA具體實(shí)現(xiàn),通過捕獲的FPGA時(shí)序仿真波形,證明了該系統(tǒng)已經(jīng)能成功地捕獲到GPS信號。最后,對全文整個(gè)研究工作進(jìn)行總結(jié),并指出以后繼續(xù)研究的方向。 本課題雖然是對于GPS接收機(jī)的研究,但其原理與GALILEO、北斗等導(dǎo)航系統(tǒng)的接收機(jī)相近,因此該課題的研究對我國衛(wèi)星導(dǎo)航事業(yè)的發(fā)展起到了積極的推動作用。
上傳時(shí)間: 2013-05-29
上傳用戶:ice_qi
移動通信是目前通信技術(shù)中發(fā)展最快的領(lǐng)域之一,CDMA技術(shù)憑借其良好的抗噪性、保密性和低功率等優(yōu)勢成為第三代移動通信的關(guān)鍵技術(shù)。目前大規(guī)模可編程邏輯器件FPGA為CDMA移動通信系統(tǒng)的設(shè)計(jì)提供了新的技術(shù)手段。 本文在深入分析CDMA通信系統(tǒng)的原理和特點(diǎn)的基礎(chǔ)上,提出了CDMA基站基帶系統(tǒng)的總體設(shè)計(jì)方案,論述了CDMA基站基帶系統(tǒng)前向鏈路和反向鏈路中各個(gè)信號處理模塊的工作原理,對CRC編碼模塊、卷積編碼模塊、塊交織器、PN碼生成器、Walsh碼發(fā)生器、基帶成形濾波器、QPSK調(diào)制器、PN碼捕獲與跟蹤模塊、Viterbi譯碼器等CDMA基站基帶系統(tǒng)的各個(gè)模塊進(jìn)行了基于FPGA的建模和設(shè)計(jì),取得了一些有價(jià)值的階段性成果。這些對CDMA移動通信系統(tǒng)進(jìn)行深入探索、研究和設(shè)計(jì),具有一定的學(xué)術(shù)意義和應(yīng)用價(jià)值。
標(biāo)簽: FPGA CDMA 基站 基帶系統(tǒng)
上傳時(shí)間: 2013-04-24
上傳用戶:daguda
現(xiàn)場可編程門陣列(FPGA)是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,它結(jié)合了微電子技術(shù)、電路技術(shù)和EDA(Electronics Design Automation)技術(shù)。隨著它的廣泛應(yīng)用和快速發(fā)展,使設(shè)計(jì)電路的規(guī)模和集成度不斷提高,同時(shí)也帶來了電子系統(tǒng)設(shè)計(jì)方法和設(shè)計(jì)思想的不斷推陳出新。 隨著數(shù)字電子技術(shù)的發(fā)展,數(shù)字信號處理的理論和技術(shù)廣泛的應(yīng)用于通訊、語音處理、計(jì)算機(jī)和多媒體等領(lǐng)域。離散傅立葉變換(DFT)作為數(shù)字信號處理中的基本運(yùn)算,發(fā)揮著重要作用。而快速傅里葉變換(FFT)算法的提出,使離散傅里葉變換的運(yùn)算量減小了幾個(gè)數(shù)量級,使得數(shù)字信號處理的實(shí)現(xiàn)變得更加容易。FFT已經(jīng)成為現(xiàn)代數(shù)字信號處理的核心技術(shù)之一,因此對FFT算法及其實(shí)現(xiàn)方法的研究具有很強(qiáng)的理論和現(xiàn)實(shí)意義。 本文主要研究如何利用FPGA實(shí)現(xiàn)FFT算法,研制具有自主知識產(chǎn)權(quán)的FFT信號處理器。該設(shè)計(jì)采用高效基-16算法實(shí)現(xiàn)了一種4096點(diǎn)FFT復(fù)數(shù)浮點(diǎn)運(yùn)算處理器,其蝶形處理單元的基-16運(yùn)算核采用兩級改進(jìn)的基-4算法級聯(lián)實(shí)現(xiàn),僅用8個(gè)實(shí)數(shù)乘法器就可實(shí)現(xiàn)基-16蝶形單元所需的8次復(fù)數(shù)乘法運(yùn)算,在保持處理速度的優(yōu)勢下,比傳統(tǒng)的基-16算法節(jié)省了75%的乘法器邏輯資源。 在重點(diǎn)研究處理器蝶形單元設(shè)計(jì)的基礎(chǔ)上,本文完成了整個(gè)FFT處理器電路的FPGA設(shè)計(jì)。首先基于對處理器功能和特點(diǎn)的分析,研究了FFT算法的選取和優(yōu)化,并完成了處理器體系結(jié)構(gòu)的設(shè)計(jì);在此基礎(chǔ)上,以提高處理器處理速度和減小硬件資源消耗為重點(diǎn)研究了具體的實(shí)現(xiàn)方案,完成了1.2萬行RTL代碼編程,并在XILINX公司提供的ISE 9.1i集成開發(fā)環(huán)境中實(shí)現(xiàn)了處理器各個(gè)模塊的RTL設(shè)計(jì):隨后,以XILINX Spartan-3系列FPGA芯片xc3S1000為硬件平臺,完成了整個(gè)FFT處理器的電路設(shè)計(jì)實(shí)現(xiàn)。 經(jīng)過仿真驗(yàn)證,本文所設(shè)計(jì)的FFT處理器芯片運(yùn)行速度達(dá)到了100MHz,占用的FPGA門數(shù)為552806,電路的信噪比可以達(dá)到50dB以上,達(dá)到了高速高性能的設(shè)計(jì)要求。
上傳時(shí)間: 2013-04-24
上傳用戶:科學(xué)怪人
基于DSP技術(shù)的虛擬式FFT頻譜分析儀:虛擬儀器已經(jīng)成為儀器發(fā)展的一個(gè)重要方向,目前已在眾多領(lǐng)域獲得了廣泛應(yīng)用。FFT 頻譜分析是機(jī)械工程、故障診斷等諸多領(lǐng)域所廣泛采用的分析方法。但傳統(tǒng)FFT
上傳時(shí)間: 2013-04-24
上傳用戶:wc412467303
隨著電子技術(shù)和集成電路技術(shù)的飛速發(fā)展,數(shù)字信號處理已經(jīng)廣泛地應(yīng)用于通信、信號處理、生物醫(yī)學(xué)以及自動控制等領(lǐng)域中。離散傅立葉變換(DFT)及其快速算法FFT作為數(shù)字信號處理中的基本變換,有著廣泛的應(yīng)用。特別是近年來,基于FFT的ODFM技術(shù)的興起,進(jìn)一步推動了對高速FFT處理器的研究。 FFT 算法從出現(xiàn)到現(xiàn)在已有四十多年代歷史,算法理論已經(jīng)趨于成熟,但是其具體實(shí)現(xiàn)方法卻值得研究。面向高速、大容量數(shù)據(jù)流的FFT實(shí)時(shí)處理,可以通過數(shù)據(jù)并行處理或者采用多級流水線結(jié)構(gòu)來實(shí)現(xiàn)。特別是流水線結(jié)構(gòu)使得FFT處理器在進(jìn)行不同點(diǎn)數(shù)的FFT計(jì)算時(shí)可以通過對模塊級數(shù)的控制很容易的實(shí)現(xiàn)。 本文在分析和比較了各種FFT算法后,選擇了基2和基4混合頻域抽取算法作為FFr處理器的實(shí)現(xiàn)算法,并提出了一種高速、處理點(diǎn)數(shù)可變的流水線結(jié)構(gòu)FFT處理器的實(shí)現(xiàn)方法。利用這種方法實(shí)現(xiàn)的FFT處理器成功的應(yīng)用到DAB接收機(jī)中,RTL級仿真結(jié)果表明FFT輸出結(jié)果與C模型輸出一致,在FPGA環(huán)境下仿真波形正確,用Ouaaus Ⅱ軟件綜合的最高工作頻率達(dá)到133MHz,滿足了高速處理的設(shè)計(jì)要求。
標(biāo)簽: FFT 流水線結(jié)構(gòu) 處理器
上傳時(shí)間: 2013-05-29
上傳用戶:GavinNeko
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1