FPGA驅(qū)動LED顯示:運用硬件描述語言（如VHDL）設(shè)計一個顯示譯碼驅(qū)動器，即將要顯示的字符譯成8段碼。由于FPGA有相當(dāng)多的引腳端資源，如果顯示的位數(shù)N較少，可以直接使用靜態(tài)顯示方式，即將每一個數(shù)碼管都分別連接到不同的8個引腳線上，共需要8×N條引腳線控制.
標簽： FPGA LED 驅(qū)動
上傳時間： 2013-08-10
上傳用戶：Amygdala
這是一個基于FPGA的加密/解密算法的簡單介紹，并闡述了它的好處。
標簽： FPGA 加密 解密 算法
上傳用戶：懶龍1988
這是Actel 的FPGA的譯碼器的VHDL源代碼。
標簽： Actel FPGA VHDL 譯碼器
上傳用戶：大灰狼123456
FPGA工程師作為目前比較熱門的職業(yè)，相對薪酬比較高，要求FPGA有一定深度的理解和應(yīng)用的能力，面試的題目也比較難，這些是一些公司題目的匯總
標簽： FPGA 工程師 面試題
上傳用戶：BOBOniu
簡單介紹FPGA設(shè)計流程，讓你10分鐘了解FPGA的設(shè)計流程。
標簽： FPGA 設(shè)計流程
上傳用戶：gaoqinwu
FPGA設(shè)計中的低功耗解決方案\r\nFPGA設(shè)計中的低功耗解決方案
標簽： FPGA 低功耗 方案
上傳用戶：zw380105939
fpga 配置方式\\r\\n轉(zhuǎn)載的大家看看吧還可以的
標簽： fpga 方式
上傳用戶：asdfasdfd
一種擴頻通信調(diào)制器的FPGA 設(shè)計與仿真
標簽： FPGA 擴頻通信 仿真 調(diào)制器
上傳用戶：hui626493
FPGAcpld結(jié)構(gòu)分析 pga的EDA設(shè)計方法 fpga中的微程序設(shè)計 復(fù)雜可編程邏輯器件cpld專題講座(Ⅴ)──cpld的應(yīng)用和實現(xiàn)數(shù)字邏 一種使用fpga設(shè)計的DRAM控制器 用cpld器件實現(xiàn)24位同步計數(shù)器的設(shè)計
標簽： FPGAcpld fpga EDA 結(jié)構(gòu)分析
上傳用戶：yph853211
FPGA工程 基于C5的 調(diào)試通過 難得！！大家一起學(xué)習(xí)學(xué)習(xí)！！！
標簽： FPGA 工程 調(diào)試
上傳用戶：330402686
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
