FPGA/CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享,包含許多常見(jiàn)設(shè)計(jì)問(wèn)題。
標(biāo)簽： FPGA CPLD 數(shù)字 電路設(shè)計(jì)
上傳時(shí)間： 2013-08-11
上傳用戶：Garfield
FPGA-CPLD在軟件無(wú)線電中的工程應(yīng)用,基礎(chǔ)知識(shí)，課件
標(biāo)簽： FPGA-CPLD 軟件無(wú)線電 工程 基礎(chǔ)知識(shí)
上傳時(shí)間： 2013-08-13
上傳用戶：葉立炫95
FPGA/CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享，有助于設(shè)計(jì)能力提高
上傳時(shí)間： 2013-08-17
上傳用戶：flg0001
FPGA/CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享。大唐公司的！
標(biāo)簽： FPGA CPLD 數(shù)字 大唐
上傳用戶：wangchong
多款FPGA CPLD開(kāi)發(fā)板的原理圖，很好的線路設(shè)計(jì)參考
標(biāo)簽： FPGA CPLD 開(kāi)發(fā)板 原理圖
上傳時(shí)間： 2013-08-18
上傳用戶：shanml
FPGA/CPLD 初級(jí)教程 適合與初學(xué)者
標(biāo)簽： FPGA CPLD 教程 與初學(xué)者
上傳用戶：sjy1991
介紹FPGA/CPLD設(shè)計(jì)的指導(dǎo)性原則，如FPGA設(shè)計(jì)的基本原則，基本思想，基本操作技巧，常用模塊等。
標(biāo)簽： FPGA CPLD
上傳時(shí)間： 2013-08-22
上傳用戶：1421706030
FPGA/CPLD設(shè)計(jì)指導(dǎo)準(zhǔn)則。如基本設(shè)計(jì)原則，設(shè)計(jì)思想，基本操作技巧，常用模塊。有意識(shí)地利用這些原則方法指導(dǎo)工作學(xué)習(xí)，可以取得事倍功半的效果。
標(biāo)簽： FPGA CPLD 設(shè)計(jì)指導(dǎo) 準(zhǔn)則
上傳時(shí)間： 2013-08-26
上傳用戶：
altera fpga 基于vhdl,實(shí)現(xiàn)vga的同步block.
標(biāo)簽： altera block fpga vhdl
上傳用戶：hn891122
Altera FPGA配置的特殊管腳說(shuō)明。
標(biāo)簽： Altera FPGA 管腳
上傳時(shí)間： 2013-08-27
上傳用戶：hfnishi
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
