【網(wǎng)盤】Altera FPGA 學(xué)習(xí)資料 視頻教程-15GB，由于文件較大，已上傳百度網(wǎng)盤，打開連接后保存到自己的百度網(wǎng)盤，然后在網(wǎng)盤客戶端下下載。
上傳時(shí)間： 2022-05-02
上傳用戶：
Altera FPGA Cyclone I EP1C6 EP1C12 最小系統(tǒng)開發(fā)板
標(biāo)簽： altera fpga 最小系統(tǒng)
上傳時(shí)間： 2022-06-25
上傳用戶：
FPGA、CPLD視頻教程和軟件資料 67G，VHDL、Quartus資源文件較大，存在百度網(wǎng)盤，附件中提供了分享鏈接和提取碼，打開即可轉(zhuǎn)存或下載。
標(biāo)簽： fpga cpld vhdl quartus
上傳時(shí)間： 2022-07-24
上傳用戶：
Altera FPGA封裝庫(kù)Cyclone系列
上傳時(shí)間： 2022-07-25
上傳用戶：
VIP專區(qū)-嵌入式/單片機(jī)編程源碼精選合集系列（92）資源包含以下內(nèi)容：1. 這里是:"EDA技術(shù)基礎(chǔ)_第5章".謝謝大家的支持!.2. 這里接下來是:"EDA技術(shù)基礎(chǔ)_第6章.PPT".希望大家支持!.3. Protel99電子元件封裝.4. bios源碼.5. 一本關(guān)于我國(guó)嵌入式考試的很好的參考資料,值得下載.6. tms2812的原理圖.7. smartarm2200開發(fā)板上做的一個(gè)程序.8. wsd:tiger studio ,1_2 .protel 99 se多層電路板設(shè)計(jì)配套光盤資料.9. wsd:tiger studio ,1_3 .protel 99 se多層電路板設(shè)計(jì)配套光盤資料.10. wsd:tiger studio 1_4 ,which is verygood and useful.protel 99 se多層電路板設(shè)計(jì)配套光盤資料.11. wsd:tiger studio 1_5 ,which is very good and useful.protel 99 se多層電路板設(shè)計(jì)配套光盤資料.12. wsd:tiger studio 1_6,which is very good and useful.protel 99 se多層電路板設(shè)計(jì)配套光盤資料.13. wsd:tiger studio 1_7,which is very good and useful.protel 99 se多層電路板設(shè)計(jì)配套光盤資料.14. wsd:tiger studio 1_7 ,which is very good and useful.protel 99 se多層電路板設(shè)計(jì)配套光盤資料.15. wsd:tiger studio 1_9,which is very good and useful.protel 99 se多層電路板設(shè)計(jì)配套光盤資料.16. 步進(jìn)伺服電機(jī)運(yùn)動(dòng)控制,k880伺服電機(jī)運(yùn)動(dòng)控制vb測(cè)試程序.17. ucosii下的arm9LCD程序.18. 用 Atmega8 實(shí)現(xiàn)D觸發(fā)鎖存器的功能.19. 學(xué)習(xí)ARM嵌入式及相關(guān)操作系統(tǒng)的介紹,是清華大學(xué)碩士教材.對(duì)嵌入式有更深一層的了解.20. ThreadX Datasheet Version 4.0.21. CH375 是南京沁恒公司開發(fā)的一個(gè)USB總線的通用接口芯片.22. ML Estimation of 2 PFM signals using EM and AM.23. i2c 在linux下的驅(qū)動(dòng)設(shè)計(jì).24. 這些程序是在ccs調(diào)試通過的.25. 該文件在ccs編譯器下調(diào)試通過的2812 DSP pwm實(shí)驗(yàn)程序。.26. 該文件在ccs編譯器下調(diào)試通過的2812 DSP EV事件管理實(shí)驗(yàn)程序。.27. 該文件在ccs編譯器下調(diào)試通過的2812 DSP mcsbp實(shí)驗(yàn)程序。.28. 該文件在ccs編譯器下調(diào)試通過的2812 DSP 外EXRAM實(shí)驗(yàn)程序。.29. the ndis driver ,you must install the inf file.30. 僅供參考的protel電路圖.31. ERTFS是一個(gè)優(yōu)秀的文件系統(tǒng).32. 此源碼為vb寫的底屋開發(fā)。通過bios取得相關(guān)信息。希望有所收獲.33. zigbee的協(xié)議標(biāo)準(zhǔn).34. 達(dá)盛科技公司S3C2410基礎(chǔ)實(shí)驗(yàn)源碼.35. MD204LV4文本顯示器電路原理圖,已廣泛用于工業(yè)設(shè)備上..36. 這是一個(gè)關(guān)于基于CPLD的多路SPWM控制器的研制的論文.37. Altera FPGA與CPLD的外部處理器連接方式及編程。.38. 北京航空航天大學(xué)2006年嵌入式系統(tǒng)課件及試驗(yàn)．適合嵌入式初級(jí)學(xué)者！.39. altera 的i2c ip核.40. altera 的vga ip核.
標(biāo)簽： 減
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
用Altera CPLD做為控制器從Flash上讀取image文件對(duì)Altera FPGA編程
標(biāo)簽： Altera Flash image CPLD
上傳時(shí)間： 2013-08-13
上傳用戶：zwei41
詳細(xì)介紹了CPLD和FPGA的區(qū)別，對(duì)新手理解FPGA和CPLD有極大的幫助。
上傳時(shí)間： 2013-08-26
上傳用戶：天空說我在
本書以FPGA/CPLD設(shè)計(jì)流程為主線，闡述了如何合理地利用ISE設(shè)計(jì)平臺(tái)集成的各種設(shè)計(jì)工具，高效地完成FPGA/CPLD的設(shè)計(jì)方法與技巧。全書在介紹FPGA/CPLD概念和設(shè)計(jì)流程的基礎(chǔ)上，依次論述了工程管理與設(shè)計(jì)輸入、仿真、綜合、約束、實(shí)現(xiàn)與布局布線、配置調(diào)試等主要設(shè)計(jì)步驟在ISE集成環(huán)境中的實(shí)現(xiàn)方法與技巧。 本書立足于工程實(shí)踐，結(jié)合作者多年工作經(jīng)驗(yàn)，選用大量典型實(shí)例，并配有一定數(shù)量的練習(xí)題。本書配套光盤收錄了所有實(shí)例的完整工程目錄、源代碼、詳細(xì)操作步驟和使用說明，利于讀者邊學(xué)邊練，提高實(shí)際應(yīng)用能力。 本書可作為高等院校通信工程、電子工程、計(jì)算機(jī)、微電子與半導(dǎo)體學(xué)等專業(yè)的教材，也可作為硬件工程師和IC工程師的實(shí)用工具書。
標(biāo)簽： Xilinx-ISE FPGA CPLD 71.7
上傳時(shí)間： 2013-06-24
上傳用戶：gut1234567
可編程邏輯器件FPGA(現(xiàn)場(chǎng)可編程門陣列)和CPLD(復(fù)雜可編程邏輯器件)越來越多的應(yīng)用于數(shù)字信號(hào)處理領(lǐng)域，與傳統(tǒng)的ASIC(專用集成電路)和DSP(數(shù)字信號(hào)處理器)相比，基于FPGA和CPLD實(shí)現(xiàn)的數(shù)字信號(hào)處理系統(tǒng)具有更高的實(shí)時(shí)性和可嵌入性，能夠方便地實(shí)現(xiàn)系統(tǒng)的集成與功能擴(kuò)展。 FFT的硬件結(jié)構(gòu)主要包括蝶形處理器、存儲(chǔ)單元、地址生成單元與控制單元。本文提出的算法在蝶形處理器內(nèi)引入流水線結(jié)構(gòu)，提高了FFT的運(yùn)算速度。同時(shí)，流水線寄存器能夠寄存蝶形運(yùn)算中的公共項(xiàng)，這樣在設(shè)計(jì)蝶形處理器時(shí)只用到了一個(gè)乘法器和兩個(gè)加法器，降低了硬件電路的復(fù)雜度。 為了進(jìn)一步提高FFT的運(yùn)算速度，本文在深入研究各種乘法器算法的基礎(chǔ)上，為蝶形處理器設(shè)計(jì)了一個(gè)并行乘法器。在實(shí)現(xiàn)該乘法器時(shí)，本文采用改進(jìn)的布斯算法，用以減少部分積的個(gè)數(shù)。同時(shí)，使用華萊士樹結(jié)構(gòu)和4-2壓縮器對(duì)部分積并行相加。 本文以32點(diǎn)復(fù)數(shù)FFT為例進(jìn)行設(shè)計(jì)與邏輯綜合。通過設(shè)計(jì)相應(yīng)的存儲(chǔ)單元，地址生成單元和控制單元完成FFT電路。電路的仿真結(jié)果與軟件計(jì)算結(jié)果相符，證明了本文所提出的算法的正確性。 另外，本文還對(duì)設(shè)計(jì)結(jié)果提出了進(jìn)一步的改進(jìn)方案，在乘法器內(nèi)加入一級(jí)流水線寄存器，使FFT的速度能夠提高到當(dāng)前速度的兩倍，這在實(shí)時(shí)性要求較高的場(chǎng)合具有極高的實(shí)用價(jià)值。
上傳時(shí)間： 2013-07-18
上傳用戶：wpt
隨著電子技術(shù)和信息技術(shù)的發(fā)展，可編程邏輯器件的應(yīng)用領(lǐng)域越來越寬。可編程SoC設(shè)計(jì)已成為SoC設(shè)計(jì)的新方法。論文介紹了可編程邏輯器件的設(shè)計(jì)方法和開發(fā)技術(shù)，并用硬件描述語(yǔ)言和FPGA／CPLD設(shè)計(jì)技術(shù)，探索和研究了基于FPGA的RISCMCU的設(shè)計(jì)與實(shí)現(xiàn)過程。 論文參照Mircochip公司的PICl6C5X單片機(jī)的體系結(jié)構(gòu)，設(shè)計(jì)了8位RISCMCU。該嵌入式MCU設(shè)計(jì)采用了自頂向下的設(shè)計(jì)方法和模塊化設(shè)計(jì)思想。MCU總體結(jié)構(gòu)設(shè)計(jì)劃分控制模塊、ALU模塊、存儲(chǔ)模塊三大模塊。然后，對(duì)各模塊的具體技術(shù)實(shí)現(xiàn)細(xì)節(jié)分別進(jìn)行了闡述。論文中設(shè)計(jì)的MCU能實(shí)現(xiàn)PICl6C5X單片機(jī)33條指令中除OPTION、CLRWDT、SLEEP和TRIS四條指令以外的其余29條指令的功能，但應(yīng)用是基于FPGA的，能與其他外設(shè)IP方便的結(jié)合在一起使用，比ASIC的PICl6C57X的應(yīng)用更具靈活性。 軟件仿真和硬件驗(yàn)證表明：所設(shè)計(jì)的嵌入式MCU在各方面均達(dá)到了一定的性能指標(biāo)，在Altera公司ACEX1K系列的EPlK30TCl44-3器件上的工作頻率達(dá)21.88MHz。這些為自主設(shè)計(jì)R／SCMCU的IP核提供了值得借鑒的探索成果和設(shè)計(jì)思路，在通用控制領(lǐng)域也有一定的實(shí)用價(jià)值。 此外，論文中還介紹了三相SPWM控制模塊的設(shè)計(jì)，該模塊具有死區(qū)時(shí)間和載波比任意可調(diào)的特點(diǎn)，可以單獨(dú)應(yīng)用，也可以作為MCU的外設(shè)子模塊應(yīng)用。
標(biāo)簽： FPGA MCU 嵌入式 應(yīng)用研究
上傳時(shí)間： 2013-07-16
上傳用戶：熊少鋒
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
