講解到位，工程例子很全，適合下載學(xué)習(xí)。
標(biāo)簽： Altera FPGA CPLD 電子系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-10-21
上傳用戶(hù)：lhll918
介紹了外置式USB無(wú)損圖像采集卡的設(shè)計(jì)和實(shí)現(xiàn)方案，它用于特殊場(chǎng)合的圖像處理及其相關(guān)領(lǐng)域。針對(duì)圖像傳輸?shù)奶攸c(diǎn)，結(jié)合FPCA/CPLD和USB技術(shù)，給出了硬件實(shí)現(xiàn)框圖，同時(shí)給出了PPGA/CPLD內(nèi)部時(shí)序控制圖和USB程序流程圖，結(jié)合框圖和部分程序源代碼，具體講述了課題中遇到的難點(diǎn)和相應(yīng)的解決方案。
上傳時(shí)間： 2013-10-29
上傳用戶(hù)：qw12
一種采用Altera Cyclone Ⅲ FPGA將標(biāo)準(zhǔn)清晰度電視(SDTV)轉(zhuǎn)換成高清晰度電視(HDTV)的方法.用圖像插值技術(shù),充分利用了原始圖像,實(shí)現(xiàn)視頻格式水平方向上行內(nèi)像素點(diǎn)的增加及垂直方向上行數(shù)的提升,滿(mǎn)足高清晰度電視格式的標(biāo)準(zhǔn)輸出.整個(gè)上變換模塊的復(fù)雜度低,易于硬件實(shí)現(xiàn),完成了專(zhuān)用格式轉(zhuǎn)換芯片的功能,在工程應(yīng)用中有利于提高系統(tǒng)的集成度和靈活性.
標(biāo)簽： SDTV-HDTV FPGA 轉(zhuǎn)換
上傳時(shí)間： 2013-11-19
上傳用戶(hù)：jokey075
2級(jí)流水線(xiàn)實(shí)現(xiàn)的8位全加器的VHDL代碼，適用于altera系列的FPGA/CPLD
標(biāo)簽： VHDL 流水線(xiàn) 8位 全加器
上傳時(shí)間： 2014-06-15
上傳用戶(hù)：zhanditian
ARM,DSP,FPGA的區(qū)別:詳細(xì)介紹了ARM，DSP，F(xiàn)PGA/CPLD的異同。
標(biāo)簽： ARM FPGA DSP 詳細(xì)介紹
上傳時(shí)間： 2014-01-26
上傳用戶(hù)：aig85
\fpga cpld\XILINXCPLD-JTAG \fpga cpld\XILINXCPLD-JTAG
標(biāo)簽： cpldXILINXCPLD-JTAG fpga
上傳時(shí)間： 2013-12-24
上傳用戶(hù)：netwolf
本文介紹了一個(gè)使用 VHDL 描述計(jì)數(shù)器的設(shè)計(jì)、綜合、仿真的全過(guò)程，作為我這一段 時(shí)間自學(xué) FPGA/CPLD 的總結(jié)，如果有什么不正確的地方，敬請(qǐng)各位不幸看到這篇文章的 大俠們指正，在此表示感謝。當(dāng)然，這是一個(gè)非常簡(jiǎn)單的時(shí)序邏輯電路實(shí)例，主要是詳細(xì) 描述了一些軟件的使用方法。文章中涉及的軟件有Synplicity 公司出品的Synplify Pro 7.7.1； Altera 公司出品的 Quartus II 4.2；Mentor Graphics 公司出品的 ModelSim SE 6.0。
標(biāo)簽： VHDL 計(jì)數(shù)器 仿真 過(guò)程
上傳時(shí)間： 2016-10-04
上傳用戶(hù)：Yukiseop
Verilog HDl語(yǔ)言實(shí)現(xiàn)CPLD-EPC240與電腦的串口通訊QUARTUS邏輯工程源碼 //本模塊的功能是驗(yàn)證實(shí)現(xiàn)和PC機(jī)進(jìn)行基本的串口通信的功能。需要在//PC機(jī)上安裝一個(gè)串口調(diào)試工具來(lái)驗(yàn)證程序的功能。//程序?qū)崿F(xiàn)了一個(gè)收發(fā)一幀10個(gè)bit（即無(wú)奇偶校驗(yàn)位）的串口控//制器，10個(gè)bit是1位起始位，8個(gè)數(shù)據(jù)位，1個(gè)結(jié)束//位。串口的波特律由程序中定義的div_par參數(shù)決定，更改該參數(shù)可以實(shí)//現(xiàn)相應(yīng)的波特率。程序當(dāng)前設(shè)定的div_par 的值是0x145，對(duì)應(yīng)的波特率是//9600。用一個(gè)8倍波特率的時(shí)鐘將發(fā)送或接受每一位bit的周期時(shí)間//劃分為8個(gè)時(shí)隙以使通信同步.//程序的工作過(guò)程是：串口處于全雙工工作狀態(tài)，按動(dòng)key1，F(xiàn)PGA/CPLD向PC發(fā)送“21 EDA"//字符串（串口調(diào)試工具設(shè)成按ASCII碼接受方式）；PC可隨時(shí)向FPGA/CPLD發(fā)送0-F的十六進(jìn)制
標(biāo)簽： verilog hdl cpld 串口通訊 quartus
上傳時(shí)間： 2022-02-18
上傳用戶(hù)：
功能：計(jì)分員通過(guò)按鍵為兩支隊(duì)伍計(jì)分，每支隊(duì)伍個(gè)對(duì)應(yīng)一個(gè)按鍵，積分按鍵每按下一次對(duì)應(yīng)隊(duì)伍積分增加1（兩分和三分需要按下兩次和三次），數(shù)碼管顯示本節(jié)剩余時(shí)間和24s倒計(jì)時(shí)，分別對(duì)應(yīng)一個(gè)按鍵來(lái)重置本節(jié)剩余時(shí)間和24s倒計(jì)時(shí)。使用說(shuō)明：k1 k2分別是增加兩隊(duì)的分?jǐn)?shù) K3：重置單節(jié)時(shí)間 k4：重置24秒違例時(shí)間，reset是復(fù)位驗(yàn)證：經(jīng)過(guò)睿智Altera助學(xué)FPGA開(kāi)發(fā)板驗(yàn)證注意：本程序用到了LCD1602模塊，所以需要在睿智開(kāi)發(fā)板外接LCD1602模塊，該開(kāi)發(fā)板是自帶LCD1602模塊接口的，可以把LCD1602直接插上開(kāi)發(fā)板。該工程有程序講解視頻，視頻太大無(wú)法上傳，可聯(lián)系作者郵箱索要：865021481@qq.com
標(biāo)簽： fpga 籃球計(jì)分計(jì)時(shí)器
上傳時(shí)間： 2022-07-06
上傳用戶(hù)：
VIP專(zhuān)區(qū)-嵌入式/單片機(jī)編程源碼精選合集系列（51）資源包含以下內(nèi)容：1. 上傳一個(gè)帶源代碼的嵌入式實(shí)時(shí)多任務(wù)操作系統(tǒng)CMX.2. 數(shù)字鐘可以說(shuō)明的具體功能都在文件家中,請(qǐng)仔細(xì)參閱,希望大家可以相互學(xué)習(xí),共同進(jìn)步.3. i2c主模塊的底層驅(qū)動(dòng),使用方便簡(jiǎn)單,可以用任何才c開(kāi)發(fā)工具開(kāi)發(fā).4. Altare公司訓(xùn)練新人的練習(xí)題下載 FPGA/CPLD.5. 該系統(tǒng)是一個(gè)溫度測(cè)控系統(tǒng),傳感器采用tlc549,內(nèi)付有proteus的仿真圖形,可以模擬外圍電路,程序采用c,開(kāi)發(fā)環(huán)境是keil c..6. 該程序是iic程序的測(cè)試程序.7. 該程序是了解51,想深入了解嵌入式系統(tǒng)的很好的實(shí)例!本程序?qū)s/os ii實(shí)現(xiàn)了成功的移植.8. 智能電動(dòng)小車(chē).9. 本人寫(xiě)的51開(kāi)發(fā)板的串口通信程序.10. cypress的an2131開(kāi)發(fā)板原理圖.11. 嵌入式軟件模擬測(cè)試平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)技術(shù).12. 基于ARM和μCOS_II的電液比例控制系統(tǒng)的設(shè)計(jì).13. VxWorks操作系統(tǒng)在S3C4510B上的移植.14. 基于Linux的嵌入式LCD設(shè)計(jì).15. s3c44b0下外部中斷測(cè)試程序。帶有按鍵及串口顯示。.16. ATMEL公司的AT91M55800芯片的開(kāi)發(fā)板原理圖.17. 用PIC16F877實(shí)現(xiàn)的基于Hoarder board的C源程序.18. 基于RM9200主芯片.19. 這是非常好的vhdl例子.20. 嵌式系統(tǒng)設(shè)計(jì)與實(shí)例開(kāi)發(fā)實(shí)驗(yàn)教材1(清華大學(xué)出版社).魏洪興、周亦敏編著 基于S3C44B0的鍵盤(pán)掃描以及ＬＥＤ顯示實(shí)驗(yàn)代碼.21. wince下drve驅(qū)動(dòng)測(cè)試程序大家學(xué)習(xí)使用.22. 用在COM和嵌入系統(tǒng)開(kāi)發(fā)的示例性程序源碼有詳細(xì)的開(kāi)發(fā)說(shuō)明..23. 新聞發(fā)布系統(tǒng).24. 這是基于altera的片上處理器nios 的一個(gè)IP電話(huà)終端的設(shè)計(jì),來(lái)源altera的電子設(shè)計(jì)文章大賽..25. 一個(gè)使用Mscomm控件編寫(xiě)的串口通信軟件.26. nRF24L01 software driver running on AT89C5131A micrcontroller..27. 關(guān)于電力自動(dòng)化遠(yuǎn)動(dòng)產(chǎn)品謠信、遙控的電路原理圖.28. 電力自動(dòng)化通訊通道中電話(huà)MODEM的原理圖.29. 用c語(yǔ)言編寫(xiě)MP3 源程序.30. uc/os2.83最新源代碼.31. 基于I2C的RTC（實(shí)時(shí)時(shí)鐘)的小程序,用c編寫(xiě)的,實(shí)現(xiàn)的是年歷功能.32. xml解析器（在niosII環(huán)境下用C語(yǔ)言開(kāi)發(fā)的）.33. 基于CPLD的FSK信號(hào)發(fā)生器的設(shè)計(jì).PDF.34. 基于CPLD的多功能信號(hào)發(fā)生器設(shè)計(jì).PDF.35. CPU是S3C44B0X,是學(xué)習(xí)時(shí)可用來(lái)參考,很好的原理圖.36. vte 是linux下的一款控制終端程序.37. 通過(guò)一個(gè)實(shí)例.38. wisgo7007的開(kāi)發(fā)方案的原理圖文件.39. 一款ccd攝像頭的原理圖設(shè)計(jì).40. 這是單機(jī)測(cè)試串口發(fā)送和接收數(shù)據(jù)的程序,很簡(jiǎn)單啊!完成基本的串口工作.
標(biāo)簽： 液壓系統(tǒng) 消除方法
上傳時(shí)間： 2013-06-02
上傳用戶(hù)：eeworm
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
