基于過采樣和∑-△噪聲整形技術(shù)的DAC能夠可靠地把數(shù)字信號轉(zhuǎn)換為高精度的模擬信號(大于等于16位)。采用這一架構(gòu)進行數(shù)模轉(zhuǎn)換具有諸多優(yōu)點,例如極低的失配噪聲和更高的可靠性,便于實現(xiàn)嵌入式集成等,最重要的是可以得到其他DAC結(jié)構(gòu)所無法達到的精度和動態(tài)范圍。在高精度測量,音頻轉(zhuǎn)換,汽車電子等領(lǐng)域有著廣泛的應用價值。 本文采用∑-△結(jié)構(gòu)以FPGA方式實現(xiàn)了一個具有高精度的數(shù)模轉(zhuǎn)換器,在24比特的輸入信號下,達到了約150dB的信噪比。作為一個靈活的音頻DAC實現(xiàn)方案。該DAC可以對CD/DVD/HDCD/SACD等多種制式下的音頻信號進行處理,接受并轉(zhuǎn)換采樣率為32/44.1/48/88.2/96/192kHz,字長為16/18/20/24比特的PCM數(shù)據(jù),具備良好的兼容性和通用性。 由于非線性和不穩(wěn)定性的存在,高階∑-△調(diào)制器的設(shè)計與實現(xiàn)存在較大的難度。本文綜合大量文獻中的經(jīng)驗原則和方法,闡述了穩(wěn)定的高階高精度調(diào)制器的設(shè)計流程;并據(jù)此設(shè)計了達到24bit精度和滿量程輸入范圍的的5階128倍調(diào)制器。本文創(chuàng)新性地提出了∑-△調(diào)制器的一種高效率流水線實現(xiàn)結(jié)構(gòu)。分析表明,與其他常見的∑-△調(diào)制器實現(xiàn)結(jié)構(gòu)相比,本方案具有結(jié)構(gòu)簡單、運算單元少等優(yōu)點;此外在同樣信號采樣率下,調(diào)制器所需的時鐘頻率大大降低。 文中的過采樣濾波模塊采用三級半帶濾波器和一個可變CIC濾波器級聯(lián)組成,可以達到最高128倍的過采樣比,同時具有良好的通帶和阻帶特性。在半帶濾波器的設(shè)計中采用了CSD編碼,使結(jié)構(gòu)得到了充分的簡化。 本文提出的過采樣DAC方案具有可重配置結(jié)構(gòu),讓使用者能夠方便地控制過采樣比和調(diào)制器階數(shù)。通過積分梳狀濾波器的配置,能夠獲得32/64/128倍的不同過采樣比,從而實現(xiàn)對于32~192kHz多種采樣率輸入的處理。在不同輸入字長情況下,通過調(diào)制器的重構(gòu),則可以將調(diào)制器由高精度的5階模式改變?yōu)楣母偷?階模式,滿足不同分辨率信號輸入時的不同精度要求。這是本文的另一創(chuàng)新之處。 目前,該過采樣DAC已經(jīng)在XilinxVirtexⅡ系列FPGA器件下得到硬件實現(xiàn)和驗證。測試表明,對于從32kHz到192kHz的不同輸入信號,該DAC模塊輸出1比特碼流的帶內(nèi)信噪比均能滿足24比特數(shù)據(jù)轉(zhuǎn)換應用的分辨率要求。
上傳時間: 2013-07-08
上傳用戶:從此走出陰霾
隨著現(xiàn)代通信與信號處理技術(shù)的不斷發(fā)展,對于高速高精度AD轉(zhuǎn)換器的需求越來越大。但是,隨著集成電路工藝中電路特征線寬的不斷減小,在傳統(tǒng)單通道ADC框架下同時實現(xiàn)高速、高精度的數(shù)模轉(zhuǎn)換愈加困難。此時,時分交替ADC 作為...
上傳時間: 2013-07-08
上傳用戶:mylinden
高性能ADC產(chǎn)品的出現(xiàn),給混合信號測試領(lǐng)域帶來前所未有的挑戰(zhàn)。并行ADC測試方案實現(xiàn)了多個ADC測試過程的并行化和實時化,減少了單個ADC的平均測試時間,從而降低ADC測試成本。本文實現(xiàn)了基于FPGA的ADC并行測試方法。在閱讀相關(guān)文獻的基礎(chǔ)上,總結(jié)了常用ADC參數(shù)測試方法和測試流程。使用FPGA實現(xiàn)時域參數(shù)評估算法和頻域參數(shù)評估算法,并對2個ADC在不同樣本數(shù)條件下進行并行測試。 本研究通過在FPGA內(nèi)部實現(xiàn)ADC測試時域算法和頻域算法相結(jié)合的方法來搭建測試系統(tǒng),完成了音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測試時域算法和頻域算法的FPGA實現(xiàn)。整個測試系統(tǒng)使用Angilent33220A任意信號發(fā)生器提供模擬激勵信號,共用一個FPGA內(nèi)部實現(xiàn)的采樣時鐘控制模塊。并行測試系統(tǒng)將WM8731.L片內(nèi)的兩個獨立ADC的串行輸出數(shù)據(jù)分流成左右兩通道,并對其進行串并轉(zhuǎn)換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊,并行地實現(xiàn)了ADC參數(shù)的評估算法。在樣本數(shù)分別為128和4096的實驗條件下,對WM8731L片內(nèi)2個被測.ADC并行地進行參數(shù)評估,被測參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數(shù)。實驗結(jié)果表明,通過在FPGA內(nèi)配置2個獨立的參數(shù)計算模塊,可并行地實現(xiàn)對2個相同ADC的參數(shù)評估,減小單個ADC的平均測試時間。FPGA片內(nèi)實時評估算法的實現(xiàn)節(jié)省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制,就可實現(xiàn)多個被測ADC在同一時刻并行地被評估,配置靈活?;贔PGA的ADC并行測試方法易于實現(xiàn),具有可行性,但由于噪聲的影響,測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統(tǒng)。
上傳時間: 2013-06-07
上傳用戶:gps6888
LM3S系列ADC例程:多種采樣觸發(fā)方式
上傳時間: 2013-05-29
上傳用戶:6546544
LM3S系列ADC例程:內(nèi)置的溫度傳感器
上傳時間: 2013-04-24
上傳用戶:qunquan
基于STM32F103移植最新固件庫3.5.0,包括常用外設(shè)如DAC,ADC,SPI,I2C,DMA,FSMC,TFT等,有詳細的中文注釋,在STM32F103ZET上調(diào)試通過,是完整的工程項目,可以完全移植到自己的項目上。
上傳時間: 2013-05-31
上傳用戶:sc965382896
freescale k40/k60 adc 例程
上傳時間: 2013-06-30
上傳用戶:zhaiye
freescale k40/k60 cortex m4 12bit dac 例程
上傳時間: 2013-05-23
上傳用戶:luominghua
freescale k40/k60 cortex m4 pdb-adc 例程
上傳時間: 2013-04-24
上傳用戶:xuan‘nian
STM32F4-Discovery ADC-Interleaved_DMAmode2 keil&iar例程
標簽: ADC-Interleaved_DMAmode Discovery STM 32
上傳時間: 2013-04-24
上傳用戶:朗朗乾坤
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1