DesignSpark PCB 第3版現(xiàn)已推出! 包括3種全新功能: 1. 模擬介面 Simulation Interface 2. 設(shè)計(jì)計(jì)算機(jī) Design Calculator 3. 零件群組 Component Grouping 第3版新功能介紹 (含資料下載) 另外, 中文版的教學(xué)已經(jīng)準(zhǔn)備好了, 備有簡(jiǎn)體和繁體版, 趕快下載來(lái)看看! 設(shè)計(jì)PCB產(chǎn)品激活：激活入品 Lorem ipsum dolor sit amet, consectetur adipisicing elit, sed do eiusmod tempor incididunt ut labore et dolore magna aliqua. Ut enim ad minim veniam, quis nostrud exercitation ullamco laboris nisi ut aliquip ex ea commodo consequat. Duis aute irure dolor in reprehenderit in voluptate velit esse cillum dolore eu fugiat nulla pariatur. Excepteur sint occaecat cupidatat non proident, sunt in culpa qui officia deserunt mollit anim id est laborum。
標(biāo)簽： DesignSpark PCB 設(shè)計(jì)工具 免費(fèi)下載
上傳時(shí)間： 2013-10-19
上傳用戶：小眼睛LSL
DesignSpark PCB 第3版現(xiàn)已推出! 包括3種全新功能: 1. 模擬介面 Simulation Interface 2. 設(shè)計(jì)計(jì)算機(jī) Design Calculator 3. 零件群組 Component Grouping 第3版新功能介紹 (含資料下載) 另外, 中文版的教學(xué)已經(jīng)準(zhǔn)備好了, 備有簡(jiǎn)體和繁體版, 趕快下載來(lái)看看! 設(shè)計(jì)PCB產(chǎn)品激活：激活入品 Lorem ipsum dolor sit amet, consectetur adipisicing elit, sed do eiusmod tempor incididunt ut labore et dolore magna aliqua. Ut enim ad minim veniam, quis nostrud exercitation ullamco laboris nisi ut aliquip ex ea commodo consequat. Duis aute irure dolor in reprehenderit in voluptate velit esse cillum dolore eu fugiat nulla pariatur. Excepteur sint occaecat cupidatat non proident, sunt in culpa qui officia deserunt mollit anim id est laborum。
標(biāo)簽： DesignSpark PCB 設(shè)計(jì)工具 免費(fèi)下載
上傳時(shí)間： 2013-10-07
上傳用戶：a67818601
結(jié)合坐標(biāo)采集和處理在新型激光光幕靶中的應(yīng)用，針對(duì)傳統(tǒng)激光光幕靶處理器I/O緊缺、處理速度慢、存在錯(cuò)報(bào)、漏報(bào)，無(wú)法測(cè)試子彈連發(fā)坐標(biāo)等問(wèn)題，提出了一種以FPGA為核心的坐標(biāo)采集和處理系統(tǒng)的設(shè)計(jì)方法。設(shè)計(jì)中采用了自頂向下的設(shè)計(jì)方法，將該系統(tǒng)依據(jù)邏輯功能劃分為3個(gè)模塊，并在ISE 14.1和Modelsim中進(jìn)行設(shè)計(jì)、編譯、仿真，最后的仿真結(jié)果表明該系統(tǒng)能夠很好地采集到子彈的坐標(biāo)。
標(biāo)簽： FPGA 激光光幕靶 中的應(yīng)用
上傳時(shí)間： 2013-10-20
上傳用戶：1234xhb
EDA工程建模及其管理方法研究2 1 隨著微電子技術(shù)與計(jì)算機(jī)技術(shù)的日益成熟，電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)在電子產(chǎn)品與集成電路 (IC)芯片特別是單片集成(SoC)芯片的設(shè)計(jì)應(yīng)用中顯得越來(lái)越重要。EDA技術(shù)采用“自上至下”的設(shè)計(jì)思想，允許設(shè)計(jì)人員能夠從系統(tǒng)功能級(jí)或電路功能級(jí)進(jìn)行產(chǎn)品或芯片的設(shè)計(jì)，有利于產(chǎn)品在系統(tǒng)功能上的綜合優(yōu)化，從而提高了電子設(shè)計(jì)項(xiàng)目的協(xié)作開(kāi)發(fā)效率，降低新產(chǎn)品的研發(fā)成本。 近十年來(lái)，EDA電路設(shè)計(jì)技術(shù)和工程管理方面的發(fā)展主要呈現(xiàn)出兩個(gè)趨勢(shì)： (1) 電路的集成水平已經(jīng)進(jìn)入了深亞微米的階段，其復(fù)雜程度以每年58％的幅度迅速增加，芯片設(shè)計(jì)的抽象層次越來(lái)越高，而產(chǎn)品的研發(fā)時(shí)限卻不斷縮短。 (2) IC芯片的開(kāi)發(fā)過(guò)程也日趨復(fù)雜。從前期的整體設(shè)計(jì)、功能分，到具體的邏輯綜合、仿真測(cè)試，直至后期的電路封裝、排版布線，都需要反復(fù)的驗(yàn)證和修改，單靠個(gè)人力量無(wú)法完成。IC芯片的開(kāi)發(fā)已經(jīng)實(shí)行多人分組協(xié)作。由此可見(jiàn)，如何提高設(shè)計(jì)的抽象層次，在較短時(shí)間內(nèi)設(shè)計(jì)出較高性能的芯片，如何改進(jìn)EDA工程管理，保證芯片在多組協(xié)作設(shè)計(jì)下的兼容性和穩(wěn)定性，已經(jīng)成為當(dāng)前EDA工程中最受關(guān)注的問(wèn)題。
上傳時(shí)間： 2013-10-15
上傳用戶：shen007yue
本文利用Verilog HDL 語(yǔ)言自頂向下的設(shè)計(jì)方法設(shè)計(jì)多功能數(shù)字鐘，突出了其作為硬件描述語(yǔ)言的良好的可讀性、可移植性和易理解等優(yōu)點(diǎn)，并通過(guò)Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜合、仿真。此程序通過(guò)下載到FPGA 芯片后，可應(yīng)用于實(shí)際的數(shù)字鐘顯示中。 關(guān)鍵詞：Verilog HDL；硬件描述語(yǔ)言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA
標(biāo)簽： Verilog HDL 多功能 數(shù)字
上傳時(shí)間： 2013-11-10
上傳用戶：hz07104032
LAYOUT REPORT .............. 1 目錄.................. 1 1. PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)......... 2 2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用............ 2 3. 基準(zhǔn)點(diǎn) (光學(xué)點(diǎn)) -for SMD:........... 4 4. 標(biāo)記 (LABEL ING)......... 5 5. VIA HOLE PAD................. 5 6. PCB Layer 排列方式...... 5 7.零件佈置注意事項(xiàng) (PLACEMENT NOTES)............... 5 8. PCB LAYOUT 設(shè)計(jì)............ 6 9. Transmission Line ( 傳輸線 )..... 8 10.General Guidelines – 跨Plane.. 8 11. General Guidelines – 繞線....... 9 12. General Guidelines – Damping Resistor. 10 13. General Guidelines - RJ45 to Transformer................. 10 14. Clock Routing Guideline........... 12 15. OSC & CRYSTAL Guideline........... 12 16. CPU
上傳時(shí)間： 2013-10-29
上傳用戶：1234xhb
運(yùn)用MATLAB進(jìn)行魯棒控制編程、仿真。
上傳時(shí)間： 2013-11-21
上傳用戶：YUANQINHUI
微電腦型RS-485顯示電表（24*48mm/48*96mm） 特點(diǎn)： 5位數(shù)RS-485顯示電表 顯示范圍-19999-99999位數(shù) 通訊協(xié)議Modbus RTU模式 寬范圍交直流兩用電源設(shè)計(jì) 尺寸小,穩(wěn)定性高 主要規(guī)格： 顯示范圍:-19999~99999 digit RS-485傳輸速度: 19200/9600/4800/2400 selective RS-485通訊位址: "01"-"FF" RS-485通訊協(xié)議: Modbus RTU mode 顯示幕: Red high efficiency LEDs high 10.16 mm (0.4") (MMX-RS-11X) Red high efficiency LEDs high 20.32 mm (0.8") (MMX-RS-12X) Red high efficiency LEDs high 10.16 mm (0.4")x2 (MMX-RS-22X) 參數(shù)設(shè)定方式: Touch switches 記憶方式: Non-volatile E²PROM memory 絕緣耐壓能力: 2KVac/1 min. (input/power) 使用環(huán)境條件: 0-50℃(20 to 90% RH non-condensed) 存放環(huán)境條件: 0-70℃(20 to 90% RH non-condensed) CE認(rèn)證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上傳時(shí)間： 2015-01-03
上傳用戶：feitian920
設(shè)計(jì)了一個(gè)基于FPGA的數(shù)據(jù)采集系統(tǒng)，并用Verilog HDL語(yǔ)言作為描述語(yǔ)言實(shí)現(xiàn)了對(duì)TLC0820的采樣控制和FPGA的數(shù)據(jù)處理等過(guò)程的控制，以Xilinx ISE 9.1i軟件為平臺(tái)，進(jìn)行了設(shè)計(jì)輸入、分析與綜合、仿真與驗(yàn)證等過(guò)程仿真實(shí)現(xiàn)了這一系統(tǒng)。
標(biāo)簽： FPGA 數(shù)據(jù)采集 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-10-08
上傳用戶：13686209316
小型電器設(shè)備發(fā)生跌落的情況時(shí)有發(fā)生，電器的電氣性能在跌落碰撞中常發(fā)生變化而不被發(fā)現(xiàn)，很容易造成安全隱患。對(duì)此，結(jié)合Ansys Ls-Dyna與PSIM仿真軟件，就電器跌落過(guò)程進(jìn)行動(dòng)力學(xué)分析，并對(duì)電器的電路部分進(jìn)行仿真分析，觀察電氣參數(shù)的變化，為電氣檢驗(yàn)工作提出一種新的思路。
上傳時(shí)間： 2013-10-10
上傳用戶：浩子GG
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
