FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計(jì)改善即時(shí)應(yīng)用性能，臺(tái)灣人寫的，關(guān)于FPGA應(yīng)用的技術(shù)文章
標(biāo)簽： FPGA 嵌入式 系統(tǒng) 性能
上傳時(shí)間： 2014-01-17
上傳用戶：ljt101007
《Windows 95 系統(tǒng)程式設(shè)計(jì) 大奧秘》PDF書含例子 .rar是候捷翻譯的一本好書
標(biāo)簽： Windows 95
上傳時(shí)間： 2014-11-14
上傳用戶：hakim
基于Matlab產(chǎn)品集的DSP應(yīng)用系統(tǒng)的軟件開發(fā)。闡述了Matlab產(chǎn)品集對(duì)DSP應(yīng)用系統(tǒng)的軟件從算法研究、仿真到實(shí)現(xiàn)等各個(gè)開發(fā)環(huán)節(jié)的支持，著重介紹了MathWorks公司推出的Developer s Kit 及其在TI C6701 EVM系統(tǒng)開發(fā)中的應(yīng)用。
標(biāo)簽： Matlab DSP 應(yīng)用系統(tǒng) 仿真
上傳時(shí)間： 2016-06-01
上傳用戶：wqxstar
美國(guó)MathWorks公司推出的MATLAB是一種集數(shù)值計(jì)算、符號(hào)、運(yùn)算、可視化建模、仿真和圖形處理等多種功能于一體的優(yōu)秀編程
標(biāo)簽： MathWorks MATLAB 美國(guó) 數(shù)值計(jì)算
上傳時(shí)間： 2013-12-21
上傳用戶：hgy9473
個(gè)人設(shè)計(jì)的基于VHDL的數(shù)字電子日歷 在MAX+PLUSH軟件平臺(tái)上編譯、仿真，最后將目標(biāo)文件下載到CPLD中，經(jīng)在實(shí)驗(yàn)裝置上連線驗(yàn)證成功
標(biāo)簽： PLUSH VHDL MAX 數(shù)字
上傳時(shí)間： 2013-12-26
上傳用戶：manking0408
_Wiley_Synthesis_of_Arithmetic_Circuits_-_FPGA_ASIC_and_Embedded_Systems_(2006)_-_DDU一些硬體設(shè)計(jì)教學(xué)文件
標(biāo)簽： Wiley_Synthesis_of_Arithmetic_Cir FPGA_ASIC_and_Embedded_Systems cuits 2006
上傳時(shí)間： 2016-06-13
上傳用戶：bjgaofei
javascript範(fàn)例show 表單設(shè)計(jì).動(dòng)態(tài)表現(xiàn)
標(biāo)簽： javascript show
上傳時(shí)間： 2016-07-02
上傳用戶：pompey
內(nèi)容為DEV C++物件導(dǎo)向程式設(shè)計(jì)的PPT,說(shuō)明淺顯易懂,希望對(duì)各位有所幫助
標(biāo)簽： DEV 程式
上傳時(shí)間： 2014-08-09
上傳用戶：qunquan
多工器ｖｅｒｉｌｏｇ設(shè)計(jì)1對(duì)多快速解碼提供控制功能
標(biāo)簽： 控制功能
上傳時(shí)間： 2014-01-16
上傳用戶：GavinNeko
verilog除頻器可用於編碼段運(yùn)用可以穩(wěn)定電路設(shè)計(jì)
標(biāo)簽： verilog
上傳用戶：372825274
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
