專輯類-數(shù)字處理及顯示技術(shù)專輯-106冊-9138M LCD顯示屏原理及工程技術(shù)-217頁-26.4M.PDF
上傳時(shí)間： 2013-06-26
上傳用戶：啊颯颯大師的
專輯類-數(shù)字處理及顯示技術(shù)專輯-106冊-9138M 點(diǎn)陣LCD的驅(qū)動顯控原理-84頁-1.2M.pdf
上傳時(shí)間： 2013-07-09
上傳用戶：皇族傳媒
在LCD顯示應(yīng)用領(lǐng)域,通常數(shù)據(jù)源輸出圖像的分辨率是變化,而從工業(yè)生產(chǎn)標(biāo)準(zhǔn)化要求和獲得最佳顯示效果的角度出發(fā),LCD顯示器的物理分辨率則是固定不變的。這就需要將不同分辨率的輸入圖像經(jīng)過縮放后輸出到分辨率固定的LCD顯示器上,當(dāng)前工業(yè)上解決這一問題的方案是在輸入數(shù)據(jù)源和數(shù)據(jù)顯示設(shè)備之間設(shè)置LCD圖像引擎來實(shí)現(xiàn)縮放處理。LCD圖像引擎是面向LCD顯示器應(yīng)用的一種高度集成的圖像處理芯片,它在整個(gè)LCD顯示系統(tǒng)中具有不可取代的位置。 本文在分析了大尺寸LCD圖像引擎的研究現(xiàn)狀之后,提出了擬開發(fā)的大尺寸LCD圖像引擎的總體結(jié)構(gòu)和設(shè)計(jì)目標(biāo)。針對該體系結(jié)構(gòu),提出了一種基于2點(diǎn)的三次樣條插值算法,推導(dǎo)出了該算法的插值核函數(shù)的表達(dá)式,并基于該算法實(shí)現(xiàn)LCD圖像引擎的核心部分——圖像縮放引擎的硬件結(jié)構(gòu)設(shè)計(jì)。主觀和客觀Q值評價(jià)實(shí)驗(yàn)結(jié)果表明,該算法獲得的插值圖像質(zhì)量非常接近傳統(tǒng)的雙三次插值算法,而運(yùn)算復(fù)雜度和硬件實(shí)現(xiàn)開銷卻低于后者,對于實(shí)時(shí)性要求較高的LCD圖像引擎來說該算法是一個(gè)性價(jià)比較高的插值算法。 為了提高經(jīng)過圖像縮放引擎處理后的圖像顯示質(zhì)量,在LCD圖像引擎中引入了圖像色彩調(diào)整技術(shù)。
上傳時(shí)間： 2013-06-07
上傳用戶：zoushuiqi
開發(fā)板上已經(jīng)調(diào)試過的LCD控制VHDL程序與仿真
上傳時(shí)間： 2013-07-21
上傳用戶：hhkpj
開發(fā)板上已經(jīng)調(diào)試過的LCD控制VHDL程序與仿真修改
上傳時(shí)間： 2013-06-12
上傳用戶：kr770906
采用軟件校正的TMS320f2812內(nèi)置ADC采樣值方案
上傳時(shí)間： 2013-08-02
上傳用戶：wang5829
LCD技術(shù)詳細(xì)介紹:LCD的原理,LCD的分類,LCD和CRT（傳統(tǒng)顯示器）的比較以及購買時(shí)的注意事項(xiàng)等等
上傳時(shí)間： 2013-06-19
上傳用戶：xiaoyunyun
tft-lcd驅(qū)動原理，對要研究TFTlcd的朋友有很大用處
上傳時(shí)間： 2013-07-08
上傳用戶：lingduhanya
高性能ADC產(chǎn)品的出現(xiàn)，給混合信號測試領(lǐng)域帶來前所未有的挑戰(zhàn)。并行ADC測試方案實(shí)現(xiàn)了多個(gè)ADC測試過程的并行化和實(shí)時(shí)化，減少了單個(gè)ADC的平均測試時(shí)間，從而降低ADC測試成本。 本文實(shí)現(xiàn)了基于FPGA的ADC并行測試方法。在閱讀相關(guān)文獻(xiàn)的基礎(chǔ)上，總結(jié)了常用ADC參數(shù)測試方法和測試流程。使用FPGA實(shí)現(xiàn)時(shí)域參數(shù)評估算法和頻域參數(shù)評估算法，并對2個(gè)ADC在不同樣本數(shù)條件下進(jìn)行并行測試。 通過在FPGA內(nèi)部實(shí)現(xiàn)ADC測試時(shí)域算法和頻域算法相結(jié)合的方法來搭建測試系統(tǒng)，完成音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測試時(shí)域算法和頻域算法的FPGA實(shí)現(xiàn)。整個(gè)測試系統(tǒng)使用Angilent 33220A任意信號發(fā)生器提供模擬激勵信號，共用一個(gè)FPGA內(nèi)部實(shí)現(xiàn)的采樣時(shí)鐘控制模塊。并行測試系統(tǒng)將WM8731.L片內(nèi)的兩個(gè)獨(dú)立ADC的串行輸出數(shù)據(jù)分流成左右兩通道，并對其進(jìn)行串并轉(zhuǎn)換。然后對左右兩個(gè)通道分別配置一個(gè)FFT算法模塊和時(shí)域算法模塊，并行地實(shí)現(xiàn)了ADC參數(shù)的評估算法。 在樣本數(shù)分別為128和4096的實(shí)驗(yàn)條件下，對WM8731L片內(nèi)2個(gè)被測.ADC并行地進(jìn)行參數(shù)評估，被測參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個(gè)常用參數(shù)。實(shí)驗(yàn)結(jié)果表明，通過在FPGA內(nèi)配置2個(gè)獨(dú)立的參數(shù)計(jì)算模塊，可并行地實(shí)現(xiàn)對2個(gè)相同ADC的參數(shù)評估，減小單個(gè)ADC的平均測試時(shí)間。 FPGA片內(nèi)實(shí)時(shí)評估算法的實(shí)現(xiàn)節(jié)省了測試樣本傳輸至自動測試機(jī)PC端的時(shí)間。而且只需將HDL代碼多次復(fù)制，就可實(shí)現(xiàn)多個(gè)被測ADC在同一時(shí)刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實(shí)現(xiàn)，具有可行性，但由于噪聲的影響，測試精度有待進(jìn)一步提高。該方法可用于自動測試機(jī)的混合信號選項(xiàng)卡或測試子系統(tǒng)。 關(guān)鍵詞：ADC測試；并行；參數(shù)評估；FPGA；FFT
上傳時(shí)間： 2013-07-11
上傳用戶：tdyoung
在STM32上移植UCos2內(nèi)核后，調(diào)試LCD成功，源代碼確保調(diào)試通過。
標(biāo)簽： Micrium-ST-uCOS-II-LCD-STM 32
上傳時(shí)間： 2013-07-11
上傳用戶：tb_6877751
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
