當今，移動通信正處于向第四代通信系統(tǒng)發(fā)展的階段，OFDM技術作為第四代數(shù)字移動通信(4G)系統(tǒng)的關鍵技術之一，被包括LTE在內的眾多準4G協(xié)議所采用。IDFT/DFT作為OFDM系統(tǒng)中的關鍵功能模塊，其精度對基帶解調性能產生著重大的影響，尤其對LTE上行所采用的SC_FDMA更是如此。為了使定點化IDFT/DFT達到較好的性能，本文采用數(shù)字自動增益控制(DAGC)技術，以解決過大輸入信號動態(tài)范圍所造成的IDFT/DFT輸出信噪比(SNR)惡化問題。 首先，本文簡單介紹了較為成熟的AAGC(模擬AGC)技術，并重點關注近年來為了改善其性能而興起的數(shù)字化AGC技術，它們主要用于壓縮ADC輸入動態(tài)范圍以防止其飽和。針對基帶處理中具有累加特性的定點化IDFT/DFT技術，進一步分析了AAGC技術和基帶DAGC在實施對象，實現(xiàn)方法等上的異同點，指出了基帶DAGC的必要性。 其次，根據(jù)LTE協(xié)議，搭建了從調制到解調的基帶PUSCH處理鏈路，并針對基于DFT的信道估計方法的缺點，使用簡單的兩點替換實現(xiàn)了優(yōu)化，通過高斯信道下的MATLAB仿真，證明其可以達到理想效果。仿真結果還表明，在不考慮同步問題的高斯信道下，本文所搭建的基帶處理鏈路，采用64QAM進行調制，也能達到在SNR高于17dB時，硬判譯碼結果為極低誤碼率(BER)的效果。 再次，在所搭建鏈路的基礎上，通過理論分析和MATLAB仿真，證明了包括時域和頻域DAGC在內的基帶DAGC具有穩(wěn)定接收鏈路解調性能的作用。同時，通過對幾種DAGC算法的比較后，得到的一套適用于實現(xiàn)的基帶DAGC算法，可以使IDFT/DFT的輸出SNR處于最佳范圍，從而滿足LTE系統(tǒng)基帶解調的要求。針對時域和頻域DAGC的差異，分別選定移位和加法，以及查表的方式進行基帶DAGC算法的實現(xiàn)。 最后，本文對選定的基帶DAGC算法進行了FPGA設計，仿真、綜合和上板結果說明，時域和頻域DAGC實現(xiàn)方法占用資源較少，容易進行集成，能夠達到的最高工作頻率較高，完全滿足基帶處理的速率要求，可以流水處理每一個IQ數(shù)據(jù)，使之滿足基帶解調性能。
上傳時間： 2013-05-17
上傳用戶：laozhanshi111
隨著計算機和自動化測量技術的日益發(fā)展，測量儀器和計算機的關系日益密切。計算機的很多成果很快就應用到測量和儀器領域，與計算機相結合已經成為測量儀器和自動測試系統(tǒng)發(fā)展的必然趨勢。高度集成的現(xiàn)場可編程門陣列（FPGA）是超大規(guī)模集成電路和計算機輔助設計技術發(fā)展的結果，由于FPGA器件具備集成度高、體積小、可以利用基于計算機的開發(fā)平臺，用編寫軟件的方法來實現(xiàn)專門硬件的功能等優(yōu)點，大大推動了數(shù)字系統(tǒng)設計的單片化、自動化，縮短了單片數(shù)字系統(tǒng)的設計周期、提高了設計的靈活性和可靠性。 本文研究基于網(wǎng)絡的高速數(shù)據(jù)采集系統(tǒng)的設計與實現(xiàn)問題。論文完成了以FPGA結構為系統(tǒng)硬件平臺，uClinux為核心的系統(tǒng)的軟件平臺設計，進行信號的采集和遠程網(wǎng)絡監(jiān)測的功能。 論文從軟硬件兩方面入手，闡述了基于FPGA器件進行數(shù)據(jù)采集的硬件系統(tǒng)設計方法，以及基于uClinux操作系統(tǒng)的設備驅動程序設計和應用程序設計。 硬件方面，F(xiàn)PGA采用Xilinx公司Spartan系列的XC3S500芯片，用verilog HDL硬件描述語言在Xilinx公司提供的ISE輔助設計軟件中實現(xiàn)FPGA編程。將微處理器MicroBlaze、數(shù)據(jù)存儲器、程序存儲器、以太網(wǎng)控制器、數(shù)模轉換控制器等數(shù)字邏輯電路通過CoreConnect技術用OPB總線集成在同一個FPGA內部，形成一個可編程的片上系統(tǒng)（SOPC）。采用基于FPGA的SOPC設計的突出優(yōu)點是不必更換芯片就可以實現(xiàn)設計的改進和升級，同時也可以降低成本和提高可靠性。 軟件方面，為了更好更有效地管理和拓展系統(tǒng)功能，移植了uClinux到MicroBlaze軟處理器上，設計實現(xiàn)了平臺上的ADC設備驅動程序和數(shù)據(jù)采集應用程序。并通過修訂內核，實現(xiàn)了利用以太網(wǎng)TCP/IP協(xié)議來訪問數(shù)據(jù)采集程序獲得的數(shù)據(jù)。
標簽： FPGA 以太網(wǎng) 數(shù)據(jù)采集系統(tǒng)
上傳時間： 2013-05-23
上傳用戶：晴天666
虛擬儀器技術是以傳感器、信號測量與處理、微型計算機等技術為基礎而形成的一門綜合應用技術。目前虛擬儀器大部分是基于PC機，利用PCI等總線技術傳輸數(shù)據(jù)，數(shù)據(jù)卡插拔不便，便攜性差。隨著嵌入式技術的飛速發(fā)展，嵌入式系統(tǒng)平臺已經應用到各個領域，而市場上的嵌入式虛擬儀器系統(tǒng)還相當少，各種研究工作才剛剛起步，各種高性能的虛擬儀器和處理系統(tǒng)在現(xiàn)代工業(yè)控制和科學研究中已成為必不可少的部分。因此在我國開發(fā)具有較高性能、接口靈活、功能多樣化、低成本的虛擬儀器裝置勢在必行。 針對目前虛擬儀器系統(tǒng)發(fā)展趨勢和特點，采用FPGA技術，進行一種支持多種平臺的高速虛擬儀器系統(tǒng)的設計與研究，并針對高速虛擬儀器系統(tǒng)中的一些技術難點提出解決方案。首先進行了系統(tǒng)的總體設計，確定了采用FPGA作為系統(tǒng)的控制核心，并選取了Labview作為PC平臺應用程序開發(fā)工具，利用USB2.0接口來進行數(shù)據(jù)傳輸；同時選取嵌入式處理器S3C2410以及WinCE作為嵌入式系統(tǒng)硬軟件平臺。隨后進行了各個具體模塊的設計，在硬件方面，分別設計了前端處理電路，ADC電路以及USB接口電路。在軟件方面，進行了FPGA控制程序的設計工作，實現(xiàn)了對各個模塊和接口電路的控制功能。在上層應用程序的設計方面，設計了Labview應用程序，實現(xiàn)了波形顯示和頻譜分析等儀器功能，人機界面良好。在嵌入式平臺上面，進行了WinCE下GPIO驅動程序設計，并在上層應用程序中調用驅動來進行數(shù)據(jù)的讀取。為了解決高速ADC與數(shù)據(jù)緩存器的速度不匹配的問題，提出利用多體交叉式存儲器結構的設計方案，并在FPGA內對控制程序進行了設計，對其時序進行了仿真。 最后對系統(tǒng)進行了聯(lián)合調試工作，利用上層軟件對輸入波形進行采集。根據(jù)調試結果看，該系統(tǒng)對輸入信號進行了較好的采樣和存儲，還原了波形，達到了預期效果。課題研究并且對設計出一種支持多平臺的新型虛擬儀器系統(tǒng)，具有性能好、使用靈活，節(jié)省成本等特點，具有較高的研究價值和現(xiàn)實意義。
上傳時間： 2013-04-24
上傳用戶：shwjl
文章開篇提出了開發(fā)背景。認為現(xiàn)在所廣泛應用的開關電源都是基于傳統(tǒng)的分立元件組成的。它的特點是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低，對不同的客戶要求來“量身定做”不同的產品，同時幾乎沒有通用性和可移植性。在電子技術飛速發(fā)展的今天，這種傳統(tǒng)的模擬開關電源已經很難跟上時代的發(fā)展步伐。 隨著DSP、ASIC等電子器件的小型化、高速化，開關電源的控制部分正在向數(shù)字化方向發(fā)展。由于數(shù)字化，使開關電源的控制部分的智能化、零件的共通化、電源的動作狀態(tài)的遠距離監(jiān)測成為了可能，同時由于它的智能化、零件的共通化使得它能夠靈活地應對不同客戶的需求，這就降低了開發(fā)周期和成本。依靠現(xiàn)代數(shù)字化控制和數(shù)字信號處理新技術，數(shù)字化開關電源有著廣闊的發(fā)展空間。 在數(shù)字化領域的今天，最后一個沒有數(shù)字化的堡壘就是電源領域。近年來，數(shù)字電源的研究勢頭與日俱增，成果也越來越多。雖然目前中國制造的開關電源占了世界市場的80％以上，但都是傳統(tǒng)的比較低端的模擬電源。高端市場上幾乎沒有我們份額。 本論文研究的主要內容是在傳統(tǒng)開關電源模擬調節(jié)器的基礎上，提出了一種新的數(shù)字化調節(jié)器方案，即基于DSP和FPGA的數(shù)字化PID調節(jié)器。論文對系統(tǒng)方案和電路進行了較為具體的設計，并通過測試取得了預期結果。測試證明該方案能夠適合本行業(yè)時代發(fā)展的步伐，使系統(tǒng)電路更簡單，精度更高，通用性更強。同時該方案也可用于相關領域。 本文首先分析了國內外開關電源發(fā)展的現(xiàn)狀，以及研究數(shù)字化開關電源的意義。然后提出了數(shù)字化開關電源的總體設計框圖和實現(xiàn)方案，并與傳統(tǒng)的開關電源做了較為詳細的比較。本論文的設計方案是采用DSP技術和FPGA技術來做數(shù)字化PID調節(jié)，通過數(shù)字化PID算法產生PWM波來控制斬波器，控制主回路。從而取代傳統(tǒng)的模擬PID調節(jié)器，使電路更簡單，精度更高，通用性更強。傳統(tǒng)的模擬開關電源是將電流電壓反饋信號做PID調節(jié)后--分立元器件構成，采用專用脈寬調制芯片實現(xiàn)PWM控制。電流反饋信號來自主回路的電流取樣，電壓反饋信號來自主回路的電壓采樣。再將這兩個信號分別送至電流調節(jié)器和電壓調節(jié)器的反相輸入端，用來實現(xiàn)閉環(huán)控制。同時用來保證系統(tǒng)的穩(wěn)定性及實現(xiàn)系統(tǒng)的過流過壓保護、電流和電壓值的顯示。電壓、電流的給定信號則由單片機或電位器提供。再次，文章對各個模塊從理論和實際的上都做了仔細的分析和設計，并給出了具體的電路圖，同時寫出了軟件流程圖以及設計中應該注意的地方。整個系統(tǒng)由DSP板和ADC板組成。DSP板完成PWM生成、PID運算、環(huán)境開關量檢測、環(huán)境開關量生成以及本地控制。ADC板主要完成前饋電壓信號采集、負載電壓信號采集、負載電流信號采集、以及對信號的一階數(shù)字低通濾波。由于整個系統(tǒng)是閉環(huán)控制系統(tǒng)，要求采樣速率相當高。本系統(tǒng)采用FPGA來控制ADC，這樣就避免了高速采樣占用系統(tǒng)資源的問題，減輕了DSP的負擔。DSP可以將讀到的ADC信號做PID調節(jié)，從而產生PWM波來控制逆變橋的開關速率，從而達到閉環(huán)控制的目的。 最后，對數(shù)字化開關電源和模擬開關電源做了對比測試，得出了預期結論。同時也提出了一些需要改進的地方，認為該方案在其他相關行業(yè)中可以廣泛地應用。模擬控制電路因為使用許多零件而需要很大空間，這些零件的參數(shù)值還會隨著使用時間、溫度和其它環(huán)境條件的改變而變動并對系統(tǒng)穩(wěn)定性和響應能力造成負面影響。數(shù)字電源則剛好相反，同時數(shù)字控制還能讓硬件頻繁重復使用、加快上市時間以及減少開發(fā)成本與風險。在當前對產品要求體積小、智能化、共通化、精度高和穩(wěn)定度好等前提條件下，數(shù)字化開關電源有著廣闊的發(fā)展空間。本系統(tǒng)來基本上達到了設計要求。能夠滿足較高精度的設計要求。但對于高精度數(shù)字化電源，系統(tǒng)還有值得改進的地方，比如改進主控器，提高參考電壓的精度，提高采樣器件的精度等，都可以提高系統(tǒng)的精度。 本系統(tǒng)涉及電子、通信和測控等技術領域，將數(shù)字PID算法與電力電子技術、通信技術等有機地結合了起來。本系統(tǒng)的設計方案不僅可以用在電源控制器上，只要是相關的領域都可以采用。
上傳時間： 2013-06-29
上傳用戶：dreamboy36
軟件無線電(SDR，Software Defined Radio)由于具備傳統(tǒng)無線電技術無可比擬的優(yōu)越性，已成為業(yè)界公認的現(xiàn)代無線電通信技術的發(fā)展方向。理想的軟件無線電系統(tǒng)強調體系結構的開放性和可編程性，減少靈活性著的硬件電路，把數(shù)字化處理(ADC和DAC)盡可能靠近天線，通過軟件的更新改變硬件的配置、結構和功能。目前，直接對射頻(RF)進行采樣的技術尚未實現(xiàn)普及的產品化，而用數(shù)字變頻器在中頻進行數(shù)字化是普遍采用的方法，其主要思想是，數(shù)字混頻器用離散化的單頻本振信號與輸入采樣信號在乘法器中相乘，再經插值或抽取濾波，其結果是，輸入信號頻譜搬移到所需頻帶，數(shù)據(jù)速率也相應改變，以供后續(xù)模塊做進一步處理。數(shù)字變頻器在發(fā)射設備和接收設備中分別稱為數(shù)字上變頻器(DUC，Digital Upper Converter)和數(shù)字下變頻器(DDC，Digital Down Converter)，它們是軟件無線電通信設備的關鍵部什。大規(guī)模可編程邏輯器件的應用為現(xiàn)代通信系統(tǒng)的設計帶來極大的靈活性。基于FPGA的數(shù)字變頻器設計是深受廣大設計人員歡迎的設計手段。本文的重點研究是數(shù)字下變頻器(DDC)，然而將它與數(shù)字上變頻器(DUC)完全割裂后進行研究顯然是不妥的，因此，本文對數(shù)字上變頻器也作適當介紹。 第一章簡要闡述了軟件無線電及數(shù)字下變頻的基本概念，介紹了研究背景及所完成的主要研究工作。 第二章介紹了數(shù)控振蕩器(NCO)，介紹了兩種實現(xiàn)方法，即基于查找表和基于CORDIC算法的實現(xiàn)。對CORDIc算法作了重點介紹，給出了傳統(tǒng)算法和改進算法，并對基于傳統(tǒng)CORDIC算法的NCO的FPGA實現(xiàn)進行了EDA仿真。 第三章介紹了變速率采樣技術，重點介紹了軟件無線電中廣泛采用的級聯(lián)積分梳狀濾波器 (cascaded integratot comb， CIC)和ISOP(Interpolated Second Order Polynomial)補償法，對前者進行了基于Matlab的理論仿真和FPGA實現(xiàn)的EDA仿真，后者只進行了基于Matlab的理論仿真。 第四章介紹了分布式算法和軟件無線電中廣泛采用的半帶(half-band，HB)濾波器，對基于分布式算法的半帶濾波器的FPGA實現(xiàn)進行了EDA仿真，最后簡要介紹了FIR的多相結構。 第五章對數(shù)字下變頻器系統(tǒng)進行了噪聲綜合分析，給出了一個噪聲模型。 第六章介紹了數(shù)字下變頻器在短波電臺中頻數(shù)字化應用中的一個實例，給出了測試結果，重點介紹了下變頻器的：FPGA實現(xiàn)，其對應的VHDL程序收錄在本文最后的附錄中，希望對從事該領域設計的技術人員具有一定參考價值。
標簽： FPGA 軟件無線電 數(shù)字下變頻
上傳時間： 2013-06-30
上傳用戶：huannan88
此文件包含了通過2812實現(xiàn)電機控制，LCD點陣實現(xiàn)，sci、can總線控制等源程序，便于初學者入門！-
上傳時間： 2013-05-28
上傳用戶：colinal
模／數(shù)轉換是現(xiàn)代測控電路中非常重要的環(huán)節(jié)，它有并行和串行兩種數(shù)據(jù)輸出形式。目前，模／數(shù)轉換器ADC已被做成大規(guī)模集成電路，并有多種型號和種類可供選擇。本文介紹了AD7654的性能特點，并設計了AD76
上傳時間： 2013-07-18
上傳用戶：sssnaxie
建立在數(shù)據(jù)率轉換技術之上的寬帶數(shù)字偵察接收機要求能夠實現(xiàn)高截獲概率、高靈敏度、近乎實時的信號處理能力。雙信號數(shù)據(jù)率轉換技術是寬帶數(shù)字偵察接收機關鍵技術之一，是解決寬帶數(shù)字接收機中前端高速ADC采樣的高速數(shù)據(jù)流與后端DSP處理速度之間瓶頸問題的可行方案。測頻技術以及帶通濾波，即寬帶數(shù)字下變頻技術，是實現(xiàn)數(shù)據(jù)率轉換系統(tǒng)的關鍵技術。本文首先介紹了寬帶數(shù)字偵察接收關鍵技術之一的數(shù)據(jù)率轉換技術，著重研究了快速、高精度雙信號測頻算法以及實驗系統(tǒng)硬件實現(xiàn)。論文主要工作如下： (1)分析了現(xiàn)代電子偵察環(huán)境下的信號特征，指出寬帶數(shù)字接收機必須滿足寬監(jiān)視帶寬、流水作業(yè)以及近實時的響應時間。給出了一種頻率引導式的數(shù)字接收機方案，簡要介紹這種接收機的關鍵技術——快速、高精度頻率估計以及高效的數(shù)據(jù)率轉換。 (2)介紹了FFT技術在測頻算法中的應用，比較了FFT專用芯片及其優(yōu)點和缺點，指出為了滿足實時處理要求，必須選用FPGA設計FFT模塊。 (3)在分析常規(guī)的插值算法基礎上，提出了一種單信號的快速插值頻率估計方法，只需三個FFT變換系數(shù)的實部構造頻率修正項，計算量低。該方法具有精度高、測頻速率快的特點。 (4)基于DFT理論和自相關理論，提出了結合FFT和自相關的雙信號頻率估計算法。該方法先用DFT估計其中一個信號的頻率和幅度，以此頻率對信號解調并對消該頻率成分，最后利用自相關理論估計出另一個信號的頻率。 (5)基于DFT理論和FFT技術，研究了信號平方與FFT結合的雙信號頻率估計算法。根據(jù)信號中兩頻率分量的幅度比，只需一次一維平方信號譜峰搜索，就可以得到雙信號的和頻與差頻分量的估計值，并利用插值技術提高測頻精度。該算法能夠精確地估計頻率間隔小的雙信號頻率，且容易地擴展到復信號，F(xiàn)PGA硬件實現(xiàn)容易。 (6)基于現(xiàn)代譜分析理論，研究了基于AR(2)模型的雙信號頻率估計算法。方法在利用AR(2)模型系數(shù)估計雙正弦信號頻率之和的同時，利用FFT快速測頻算法估計其中強信號分量的頻率值。算法仿真驗證和性能分析表明了提出的算法能快速高精度地估計雙信號頻率。 (7)給出了基于頻譜重心算法的雷達雙信號頻率估計的FPGA硬件實現(xiàn)架構，并進行了時序仿真。 (8)討論了雙信號帶寬匹配接收系統(tǒng)的硬件設計方案，給出了快速測頻及帶寬估計模塊設計。
上傳時間： 2013-06-02
上傳用戶：youke111
模糊控制是智能控制的重要組成部分，它能對那些不能建立精確數(shù)學模型的場合進行有效的控制；近年來，F(xiàn)PGA及EDA技術發(fā)展迅速。本論文就是要結合這兩種先進技術，在一塊FPGA芯片上實現(xiàn)一個雙輸入單輸出的模糊控制器，并嘗試將ADC和DAC集成在該芯片中，以簡化系統(tǒng)設計。 首先闡述了模糊控制的理論基礎，重點介紹了雙輸入單輸出的模糊控制算法；然后在簡單介紹FPGA結構和VHDL語言的基礎上，采用自項向下的設計方法，應用主流EDA工具進行模糊控制各模塊的設計，并對每個模塊進行仿真；最后將各模塊組成一完整的模糊控制器，在EDA工具上進行仿真驗證和編程下載，并用一個溫度控制實驗驗證了控制器的功能，證明該控制器滿足一般控制應用的要求。 本論文是以VHDL和FPGA為代表的現(xiàn)代數(shù)字系統(tǒng)設計技術在智能控制領域應用的一個嘗試，拓寬了模糊控制器的實現(xiàn)形式，相比于傳統(tǒng)的以單片機為載體的模糊控制器，在系統(tǒng)的簡單性、實時性和經濟性方面都有顯著的增強，是一種值得采用的方法。 由于在算法的處理上采取了一定的簡化，所以損失了一定的精度。今后可以在算法上進行完善，設計出高精度的模糊控制器。
上傳時間： 2013-06-07
上傳用戶：haoxiyizhong
隨著電子技術的不斷發(fā)展，各種智能核儀器逐步走向自動化、智能化、數(shù)字化和便攜式的方向發(fā)展。針對傳統(tǒng)的多道脈沖幅度分析器體積大，人機交互不友好，不方便現(xiàn)場分析等的缺陷[5]。新型的高速、集成度高、界面友好的多道脈沖幅度分析器的陸續(xù)出現(xiàn)填補了這一缺點。 隨著電子技術的發(fā)展，以ARM為核的處理器技術的應用領域不斷擴大，相比較單片機而言，它的主頻高、運算速度快，可以滿足多道脈沖幅度分析器的苛刻的時間上的要求。而且ARM處理器功耗小，適合于功耗要求比較苛刻的地方，這些方面的特點正好滿足了便攜式多道脈沖幅度分析器野外勘察的要求。同時，由于以ARM為核的處理器具有豐富的外設資源，這樣就簡化了外設電路及芯片的使用，降低了功耗并增強了產品的信賴性。另外，ARM芯片可以方便的移植操作系統(tǒng)，為多道脈沖幅度分析器多任務的管理和并行的處理，甚至硬實時功能的實現(xiàn)提供了前提。而且在ARM平臺使用嵌入式linux操作系統(tǒng)使多道脈沖幅度分析器的軟件易于升級。 智能化和小型化是多道脈沖幅度分析器的發(fā)展趨勢。智能化要求系統(tǒng)的自動化程度高、操作簡便、容錯性好。智能化除了需要控制軟件外，還需要軟件命令的執(zhí)行者即硬件控制電路來實現(xiàn)相應的控制邏輯，兩者的結合才能真正的實現(xiàn)智能化。小型化要求系統(tǒng)的體積小、功耗小、便于攜帶；小型化除了要求采用微功耗的器件，還要求電路板的尺寸盡量的小且所用元件盡量的少，但小型化的同時必須保持系統(tǒng)的智能化，即不能減少智能化所要求的復雜的邏輯和時序的控制功能。為此采用高集成度的ARM芯片實現(xiàn)控制電路能滿意地同時滿足智能化和小型化的要求。在研制的多道脈沖幅度分析器中，幾乎所有的控制都可以用控制芯片來實現(xiàn)，如閾值設定、自動穩(wěn)譜以及多道數(shù)據(jù)采集，在節(jié)省了元件的數(shù)目和電路板的尺寸的同時仍能保持系統(tǒng)的智能化程度。 Linux內核精簡而高效，可修改性強，支持多種體系結構的處理器等，使得它是一個非常適合于嵌入式開發(fā)和應用的操作系統(tǒng)。嵌入式Linux可以運行的硬件平臺十分廣泛，從x86、MIPS、POWERPC到ARM，以及其他許多硬件體系結構。目前在世界范圍內，ARM體系結構的SOC逐漸占領32位嵌入式微處理器市場，ARM處理器及技術的應用幾乎已經深入到各個領域，例如：工業(yè)控制，無線通訊，網(wǎng)絡，消費類電子，成像等。 本課題采用三星公司生產的ARM(Advanced RISC Machines，先進精簡指令集機器)芯片S3C2410A設計并研制了一種便攜式的核數(shù)據(jù)采集系統(tǒng)設計方案。利用ARM芯片豐富的外設資源對傳統(tǒng)的多道脈沖幅度分析器進行改進和簡化。系統(tǒng)由前端探測器系統(tǒng)，以及由線性脈沖放大器、甄別電路、控制電路、采樣保持電路組成的前置電路，中央處理器模塊，顯示模塊，用戶交互模塊，存儲模塊，網(wǎng)絡傳輸模塊等多個模塊組成。本設計基于ARM9芯片S3C2410，并在此平臺上移植了嵌入式linux操作系統(tǒng)來進行任務的調度和處理等。 電路板核心板部分設計采用6層PCB板結構，這樣增加了系統(tǒng)可靠性，提高了電磁兼容的穩(wěn)定性。數(shù)據(jù)采集系統(tǒng)是多道脈沖幅度分析器的核心，A/D轉換直接使用了S3C2410內置的ADC(Analog to Digital Converter,模數(shù)轉換器)，在2.5 MHz的轉換時鐘下最大轉換速度500 KSPS(Kilo-Samples per second,千采樣點每秒)，滿足了系統(tǒng)最低轉換時間≤5 μs的要求，并且控制簡單，簡化了外部接口電路。由于SD(Secure Digital Card，安全數(shù)碼卡)卡存儲容量大、攜帶方便、成本低等優(yōu)點，所以設計中采用其作為外部的數(shù)據(jù)存儲設備,其驅動部分采用SD卡軟件包，為開發(fā)帶來了方便。本設計采用640*480的6.4寸LCD(Liquid Crystal Display，液晶顯示)屏作為人機交互的顯示部分，并且通過Qt/Embedded為系統(tǒng)提供圖形用戶界面的應用框架和窗口系統(tǒng)。其中包括了波形顯示部分和用戶菜單設置部分，這樣方便了用戶操作。系統(tǒng)的數(shù)據(jù)存取方面是基于SQLite嵌入式小型數(shù)據(jù)庫而進行的。為了方便數(shù)據(jù)向上位機的傳輸，系統(tǒng)設計中采用XML(Extensible Markup Language，可擴展標記語言)格式來組織傳輸?shù)臄?shù)據(jù)，通過基于TCP/IP(Transmission Control Protocol/Internet Protocol)協(xié)議的Linux下Socket套接字編程，來進行與上位機或PC(Personal Computer,個人計算機或桌面機)等的連接和數(shù)據(jù)傳輸。
上傳時間： 2013-04-24
上傳用戶：tzl1975
