:嵌入式應(yīng)用技術(shù)基礎(chǔ)教程1 第1章 嵌入式應(yīng)用技術(shù)概述 第2章 嵌入式應(yīng)用技術(shù)的硬件基礎(chǔ) 第3章 高級(jí)語(yǔ)言的串行通信編程 第4章 Freescale 08系列單片機(jī)概述 第5章 HC08 CPU與匯編基礎(chǔ) 第6章 通用I/O與第一個(gè)匯編程序 第7章 08C語(yǔ)言 第8章 串行通信接口SCI與串行外設(shè)接口SPI 第9章 鍵盤中斷模塊與A/D轉(zhuǎn)換模塊 第10章 定時(shí)接口模塊
標(biāo)簽: 嵌入式 基礎(chǔ)教程 應(yīng)用技術(shù)
上傳時(shí)間: 2013-05-23
上傳用戶:cx111111
開關(guān)電源具有體積小、重量輕、效率高、發(fā)熱量低、性能穩(wěn)定等優(yōu)點(diǎn),廣泛應(yīng)用于電子整機(jī)與設(shè)備中,在以往的AC-DC電路中,由二極管組成的不可控整流器與電力網(wǎng)相接,為在電網(wǎng)中會(huì)產(chǎn)生大量的電流諧波和無(wú)功功率而污染電網(wǎng),使得功率因數(shù)較低。為了提高AC-DC電路輸入端的功率因數(shù),采用了功率因數(shù)校正。 本文采用TMS320F2812實(shí)現(xiàn)開關(guān)電源的功率因數(shù)校正,分析了DSP實(shí)現(xiàn)功率因數(shù)校正的控制方法和具體實(shí)現(xiàn),對(duì)于軟件中參數(shù)的標(biāo)么值實(shí)現(xiàn)進(jìn)行了理論推導(dǎo),為了使輸出功率在輸入電壓變化的一定范圍內(nèi)保持不變,采用了前饋電壓,對(duì)于數(shù)字PI調(diào)節(jié)環(huán)采用了抑制積分飽和的方法,以防止系統(tǒng)失控。 論文中通過(guò)對(duì)AC-DC整流電路和加入Boost功率因數(shù)校正后的電路進(jìn)行了Matlab的仿真,通過(guò)輸入電壓和輸入電流波形的比較,可以很容易地看到功率因數(shù)的提高。 在具體的電路實(shí)現(xiàn)中,采用霍爾元件檢測(cè)輸入電感電流、輸入電壓和輸出電壓,經(jīng)過(guò)DSP的A/D采樣后,在DSP內(nèi)部經(jīng)過(guò)程序計(jì)算,輸出PWM波形驅(qū)動(dòng)MOSFET的開通與關(guān)斷,使輸入電感電流波形與輸入電壓波形一致。 本文實(shí)現(xiàn)了系統(tǒng)仿真,給出了仿真波形,分析了硬件設(shè)計(jì)電路并完成了電路的局部仿真,軟件編程方面給出了主程序和各個(gè)子程序的軟件流程圖,提出了以后研究的方向。
上傳時(shí)間: 2013-06-17
上傳用戶:baobao9437
快速傅立葉變換(FFT)技術(shù)是數(shù)字信號(hào)處理中的核心技術(shù),它已廣泛應(yīng)用于數(shù)字信號(hào)處理的各個(gè)領(lǐng)域,長(zhǎng)期以來(lái)一直是一個(gè)重要的研究課題。近年來(lái),專用數(shù)字信號(hào)處理器以其優(yōu)化的硬件結(jié)構(gòu)和優(yōu)良的性能價(jià)格比為FFT的實(shí)現(xiàn)提供了一種有效的途徑,其中最具有代表性的是美國(guó)TI公司的TMS320系列DSP。 本文首先分析了常用FFT算法原理,并進(jìn)行了算法的討論和比較,然后詳細(xì)論述了以浮點(diǎn)型DSP為核心的實(shí)現(xiàn)FFT算法的硬件平臺(tái)的設(shè)計(jì)。平臺(tái)的硬件電路主要包括數(shù)據(jù)采集部分、數(shù)據(jù)處理部分、數(shù)據(jù)存儲(chǔ)部分和數(shù)據(jù)顯示部分。其中采集部分采用12位高速的A/D轉(zhuǎn)換芯片MAX197,數(shù)據(jù)處理部分采用32位浮點(diǎn)型DSP芯片-TMS320VC33,數(shù)據(jù)存儲(chǔ)部分采用了大容量的FLASH芯片——K9F2808UOA,數(shù)據(jù)顯示部分采用PHILIPS公司的高亮度、寬視角的TFT彩色液晶顯示屏。 為了擴(kuò)展系統(tǒng)的通信能力,通信接口我們選擇CAN總線。軟件部分選用了頻率抽取基2FFT、分裂基FFT和實(shí)序列FFT算法,用C語(yǔ)言進(jìn)行編程。最后部分是進(jìn)行軟硬件的聯(lián)合調(diào)試,并在此基礎(chǔ)上進(jìn)行了FFT算法實(shí)現(xiàn)。 論文結(jié)尾以實(shí)際的實(shí)驗(yàn)曲線分析驗(yàn)證了算法的正確性,同時(shí)針對(duì)實(shí)驗(yàn)中產(chǎn)生的誤差找出了原因,并提出了解決的方法。實(shí)驗(yàn)結(jié)果表明采用浮點(diǎn)DSP實(shí)現(xiàn)FFT算法方便且有較高的實(shí)時(shí)性,可以應(yīng)用到電力系統(tǒng)諧波分析、振動(dòng)測(cè)試及鐵路檢測(cè)等各個(gè)領(lǐng)域。
上傳時(shí)間: 2013-04-24
上傳用戶:caixiaoxu26
本文提出了一種基于USB和FPGA的高性能數(shù)據(jù)采集模塊USB12016(USB總線,A/D垂直分辨率為12位,存儲(chǔ)容量為16兆)的軟硬件設(shè)計(jì)與實(shí)現(xiàn)方法。該數(shù)據(jù)采集卡包括模擬輸入、A/D轉(zhuǎn)換、數(shù)據(jù)緩存、FPGA控制電路和USB總線接口等,在一張卡上實(shí)現(xiàn)了8通道模擬信號(hào)調(diào)理、采集、處理,并可實(shí)現(xiàn)多卡同步觸發(fā)采集,具有高精度,低噪聲,低失真和測(cè)試信號(hào)范圍寬的特點(diǎn)。USB12016配有系統(tǒng)驅(qū)動(dòng)控制程序軟件,在Windows9X/2000版本的操作平臺(tái)下運(yùn)行,控制面板完全是虛擬儀器軟面板,圖形化界面十分友好。USB12016是USB接口技術(shù)、FPGA技術(shù)和嵌入式技術(shù)融為一體的結(jié)晶,已成功應(yīng)用于軍事測(cè)控領(lǐng)域。
上傳時(shí)間: 2013-06-12
上傳用戶:CETM008
隨著通信技術(shù)的發(fā)展,視頻傳輸系統(tǒng)因具有方便、實(shí)時(shí)、準(zhǔn)確等特點(diǎn)已成為現(xiàn)代工業(yè)管理、安全防范、城市交通中必不可少的重要部分。而光纖傳輸以大容量、保密性能好、抗干擾能力強(qiáng)、傳輸距離等優(yōu)點(diǎn)越來(lái)越受人們的關(guān)注。本論文以FPGA為核心芯片,結(jié)合數(shù)字化技術(shù)和時(shí)分復(fù)用技術(shù),提出了一種無(wú)壓縮多路數(shù)字視頻光纖傳輸系統(tǒng)設(shè)計(jì)方案,并詳細(xì)分析方案的設(shè)計(jì)過(guò)程。 系統(tǒng)分A/D轉(zhuǎn)換、D/A轉(zhuǎn)換和FPGA數(shù)據(jù)處理三大模塊化進(jìn)行設(shè)計(jì),F(xiàn)PGA數(shù)據(jù)處理模塊實(shí)現(xiàn)了程序的配置下載、IO口的控制功能、各時(shí)鐘分頻、鎖相功能和多路數(shù)字信號(hào)的復(fù)接解復(fù)接仿真,同時(shí)完成了視頻信號(hào)的A/D轉(zhuǎn)換和數(shù)字視頻信號(hào)的D/A轉(zhuǎn)換功能,最終實(shí)現(xiàn)了八路視頻信號(hào)在一根光纖上實(shí)時(shí)傳輸?shù)墓δ堋=邮找曨l圖像輪廓清晰、沒有不規(guī)則的閃爍、沒有波浪狀等條紋或橫條出現(xiàn),基本滿足視頻監(jiān)控系統(tǒng)的圖像質(zhì)量指標(biāo)要求。各路視頻信號(hào)的輸入輸出電接口、阻抗和收發(fā)光接口均符合國(guó)家標(biāo)準(zhǔn),系統(tǒng)具高集成度、靈活性等特點(diǎn),能廣泛應(yīng)用于各場(chǎng)合的視頻監(jiān)控系統(tǒng)和安全防范系統(tǒng)中。 關(guān)鍵詞:FPGA,光纖傳輸,視頻信號(hào)
標(biāo)簽: FPGA 多路 光纖傳輸系統(tǒng)
上傳時(shí)間: 2013-06-05
上傳用戶:zxh1986123
電力電子裝置的控制技術(shù)隨著電力電子技術(shù)的發(fā)展而愈來(lái)愈復(fù)雜。開關(guān)電源是現(xiàn)代電力電子設(shè)備中不可或缺的組成部分,其質(zhì)量的優(yōu)劣以及體積的大小直接影響電子設(shè)備整體性能。高頻化、小型化、數(shù)字化是開關(guān)電源的發(fā)展方向。 在應(yīng)用數(shù)字技術(shù)進(jìn)行控制系統(tǒng)設(shè)計(jì)時(shí),數(shù)字控制器的性能決定了控制系統(tǒng)的整體性能。數(shù)字化電力電子設(shè)備中的控制部分多以MCU/DSP為核心,以軟件實(shí)現(xiàn)離散域的運(yùn)算及控制。在很多高頻應(yīng)用的場(chǎng)合,目前常用的控制器(高性能單片機(jī)或DSP)的速度往往不能完全滿足要求。FPGA具有設(shè)計(jì)靈活、集成度高、速度快、設(shè)計(jì)周期短等優(yōu)點(diǎn),與單片機(jī)和DSP相比,F(xiàn)PGA具有更高的處理速度。同時(shí)FPGA應(yīng)用在數(shù)字化電力電子設(shè)備中,還可以大大簡(jiǎn)化控制系統(tǒng)結(jié)構(gòu),并可實(shí)現(xiàn)多種高速算法,具有較高的性價(jià)比。 依據(jù)FPGA的這些突出優(yōu)點(diǎn),本文將FPGA應(yīng)用于直流開關(guān)電源控制器設(shè)計(jì)中,以實(shí)現(xiàn)開關(guān)電源數(shù)字化和高頻化的要求。主要研究工作如下: 介紹了基于FPGA的DC/DC數(shù)字控制器中A/D采樣控制、數(shù)字PI算法的實(shí)現(xiàn);重點(diǎn)描述了采用混合PWM方法實(shí)現(xiàn)高分辨率、高精度數(shù)字PWM的設(shè)計(jì)方案,并對(duì)各模塊進(jìn)行了仿真測(cè)試;用FPGA開發(fā)板進(jìn)行了一部分系統(tǒng)的仿真和實(shí)際結(jié)果的檢測(cè),驗(yàn)證了文中的分析結(jié)論,證實(shí)了可編程邏輯器件在直流開關(guān)電源控制器設(shè)計(jì)中的應(yīng)用優(yōu)勢(shì)。
上傳時(shí)間: 2013-07-23
上傳用戶:qulele
自20世紀(jì)90年代以來(lái),隨著計(jì)算機(jī)技術(shù)、超大規(guī)模集成電路技術(shù)和通信及網(wǎng)絡(luò)技術(shù)的發(fā)展,微機(jī)保護(hù)和測(cè)控裝置的性能得到大幅提升,以此為基礎(chǔ)的變電站自動(dòng)化系統(tǒng)在我國(guó)的電力系統(tǒng)中得到長(zhǎng)足的發(fā)展和廣泛的應(yīng)用。 @@ 為增加產(chǎn)品的市場(chǎng)競(jìng)爭(zhēng)力,電力系統(tǒng)二次設(shè)備生產(chǎn)廠商緊跟市場(chǎng)需求,將各種具有高性價(jià)比的新型處理器芯片和外圍芯片大量應(yīng)用到變電站自動(dòng)化系統(tǒng)的保護(hù)、測(cè)控裝置上,如32位CPU、數(shù)字信號(hào)處理芯片DSP、高速高精度A/D轉(zhuǎn)換芯片、大容量Flash存儲(chǔ)芯片、可編程邏輯器件CPLD、FPGA等。這些功能強(qiáng)大的器件的應(yīng)用使保護(hù)測(cè)控裝置在外形上趨于小型化集成化,而在功能上則較以前有顯著提升。同時(shí),各種成熟的商用嵌入式實(shí)時(shí)操作系統(tǒng)的采用使處理器的性能得到充分發(fā)揮,裝置通信、數(shù)據(jù)存儲(chǔ)及處理能力更強(qiáng),性能大幅提高,程序移植升級(jí)更加方便快捷。 @@ 本論文以現(xiàn)階段國(guó)內(nèi)外變電站自動(dòng)化系統(tǒng)測(cè)控技術(shù)為參考,根據(jù)變電站自動(dòng)化系統(tǒng)的發(fā)展趨勢(shì)和要求,研究一種基于ARM和FPGA技術(shù)并采用嵌入式實(shí)時(shí)操作系統(tǒng)的高性能測(cè)控裝置,并給出硬軟件設(shè)計(jì)。 @@ 裝置硬件采用模塊化設(shè)計(jì),按照測(cè)控裝置基本功能設(shè)計(jì)插件板。分為主CPU插件、交流采樣插件、遙信采集插件、遙控出口插件、直流采樣及輸出插件。除主CPU插件,其他插件的數(shù)量可以根據(jù)需要任意增減,滿足不同用戶的需求。 @@ 裝置主CPU采用目前先進(jìn)的基于ARM技術(shù)的微處理器AT91RM9200,通過(guò)數(shù)據(jù)、地址總線和其他插件板連接,構(gòu)成裝置的整個(gè)系統(tǒng)。交流采樣插件采用FPGA技術(shù),利用ALTERA公司的FPGA芯片EP1K10實(shí)現(xiàn)交流采樣的控制,降低了CPU的負(fù)擔(dān)。 @@ 軟件采用Vxworks嵌入式實(shí)時(shí)操作系統(tǒng),增加了系統(tǒng)的性能。以任務(wù)來(lái)管理不同的軟件功能模塊,利于裝置軟件的并行開發(fā)和維護(hù)。 @@關(guān)鍵詞:測(cè)控裝置;嵌入式實(shí)時(shí)操作系統(tǒng);ARM;現(xiàn)場(chǎng)可編程門陣列
上傳時(shí)間: 2013-04-24
上傳用戶:JESS
現(xiàn)代電子系統(tǒng)中,F(xiàn)IR數(shù)字濾波器作為數(shù)字信號(hào)處理技術(shù)的重要組成部分,以其良好的線性特性在許多領(lǐng)域內(nèi)被廣泛的應(yīng)用。在工程實(shí)踐中,往往要求信號(hào)處理具有實(shí)時(shí)性和靈活性,而已有的一些軟件和硬件實(shí)現(xiàn)方式則難以同時(shí)達(dá)到這兩方面的要求。 隨著可編程邏輯器件和EDA技術(shù)的發(fā)展,越來(lái)越多的人開始應(yīng)用FPGA實(shí)現(xiàn)FIR濾波器,既保證了信號(hào)處理的實(shí)時(shí)性,又可兼顧靈活性的要求。但是普遍存在的問(wèn)題是不能根據(jù)被濾波信號(hào)特點(diǎn)動(dòng)態(tài)調(diào)整濾波器的濾波系數(shù),只能完成單一特性的濾波工作。 本文將FPGA的快速性和計(jì)算機(jī)的靈活性通過(guò)USB2.0總線有機(jī)地結(jié)合起來(lái),設(shè)計(jì)了一個(gè)基于FPGA的可調(diào)參數(shù)FIR濾波系統(tǒng)。此系統(tǒng)由計(jì)算機(jī)根據(jù)各種濾波器指標(biāo)計(jì)算出濾波參數(shù),通過(guò)USB2.0對(duì)FPGA芯片內(nèi)部的FIR多階濾波器進(jìn)行參數(shù)配置,實(shí)現(xiàn)數(shù)字濾波器參數(shù)可調(diào);配置后的FPGA濾波單元完成對(duì)A/D采集的信號(hào)進(jìn)行濾波運(yùn)算,濾波后的數(shù)據(jù)經(jīng)過(guò)緩存后通過(guò)USB2.0總線傳輸至計(jì)算機(jī)進(jìn)行顯示、分析和儲(chǔ)存等進(jìn)一步處理。在系統(tǒng)中采用有限狀態(tài)機(jī)對(duì)FPGA參數(shù)配置模式和濾波模式進(jìn)行切換,保證了系統(tǒng)的有序運(yùn)行。 本文通過(guò)性能測(cè)試和應(yīng)用實(shí)例對(duì)系統(tǒng)進(jìn)行驗(yàn)證。實(shí)驗(yàn)證明:該基于FPGA的可調(diào)參數(shù)FIR濾波系統(tǒng)參數(shù)配置方便,可以根據(jù)實(shí)際需要?jiǎng)討B(tài)調(diào)整濾波參數(shù),并且濾波效果良好,可有效濾除噪聲信號(hào)。
上傳時(shí)間: 2013-07-26
上傳用戶:KSLYZ
數(shù)據(jù)采集是信號(hào)與信息系統(tǒng)中一個(gè)重要的組成部分,也是數(shù)字信號(hào)處理的關(guān)鍵環(huán)節(jié)。本論文主要介紹一種基于FPGA的數(shù)據(jù)采集系統(tǒng),提出一種由高速A/D轉(zhuǎn)換芯片、高性能FPGA和PCI總線接口組成的數(shù)據(jù)采集系統(tǒng)方案及其的硬件電路實(shí)現(xiàn)方法。該系統(tǒng)利用AD器件對(duì)信號(hào)進(jìn)行放大、差分轉(zhuǎn)換和模數(shù)轉(zhuǎn)換,利用FPGA設(shè)計(jì)內(nèi)部模塊和時(shí)鐘信號(hào)來(lái)進(jìn)行電路控制及實(shí)現(xiàn)數(shù)據(jù)緩存、數(shù)據(jù)傳遞等功能,最后通過(guò)PCI邏輯接口把暫存在FPGA的數(shù)據(jù)傳送到PC主機(jī)。FPGA作為采集系統(tǒng)的核心部件,完成了內(nèi)部數(shù)字電路設(shè)計(jì),使系統(tǒng)具有很高的可適應(yīng)性、可擴(kuò)展性和可調(diào)試性。 本論文從研究數(shù)據(jù)采集的理論出發(fā),重點(diǎn)研究了A/D模數(shù)轉(zhuǎn)換、FPGA芯片設(shè)計(jì)及PCI總結(jié)接口設(shè)計(jì),完成了系統(tǒng)的各級(jí)電路硬件設(shè)計(jì),并通過(guò)系統(tǒng)仿真驗(yàn)證了系統(tǒng)的可行性。
標(biāo)簽: FPGA 數(shù)據(jù)采集 系統(tǒng)研究
上傳時(shí)間: 2013-04-24
上傳用戶:小楊高1
對(duì)弓網(wǎng)故障的檢測(cè)是當(dāng)今列車檢測(cè)的一項(xiàng)重要任務(wù)。原始故障視頻圖像具有極大的數(shù)據(jù)量,使實(shí)時(shí)存儲(chǔ)和傳輸故障視頻圖像極其困難。由于視頻的數(shù)據(jù)量相當(dāng)大,需要采用先進(jìn)的視頻編解碼協(xié)議進(jìn)行處理,進(jìn)而實(shí)現(xiàn)檢測(cè)現(xiàn)場(chǎng)的實(shí)時(shí)監(jiān)控。 @@ H.264/AVC(Advanced Video Coding)作為MPEG-4的第10部分,因其具有超高的壓縮效率、極好的網(wǎng)絡(luò)親和性,而被廣泛研究與應(yīng)用。H.264/AVC采用了先進(jìn)的算法,主要有整數(shù)變換、1/4像素精度插值、多模式幀間預(yù)測(cè)、抗塊效應(yīng)濾波器和熵編碼等。 @@ 本文使用硬件描述語(yǔ)言Verilog,以紅色颶風(fēng) II開發(fā)板作為硬件平臺(tái),在開發(fā)工具QUARTUSII 6.0和MODELSIM_SE 6.1B環(huán)境中完成軟核的設(shè)計(jì)與仿真驗(yàn)證。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片,實(shí)現(xiàn)視頻圖像采集、存儲(chǔ)、顯示以及實(shí)現(xiàn)H.264/AVC部分算法的基本系統(tǒng)。 @@ FPGA以其設(shè)計(jì)靈活、高速、具有豐富的布線資源等特性,逐漸成為許多系統(tǒng)設(shè)計(jì)的首選,尤其是與Verilog和VHDL等語(yǔ)言的結(jié)合,大大變革了電子系統(tǒng)的設(shè)計(jì)方法,加速了系統(tǒng)的設(shè)計(jì)進(jìn)程。 @@ 本文首先分析了FPGA的特點(diǎn)、設(shè)計(jì)流程、verilog語(yǔ)言等,然后對(duì)靜態(tài)圖像及視頻圖像的編解碼進(jìn)行詳細(xì)的分析,比如H.264/AVC中的變換、量化、熵編碼等:并以JM10.2為平臺(tái),運(yùn)用H.264/AVC算法對(duì)視頻序列進(jìn)行大量的實(shí)驗(yàn),對(duì)不同分辨率、量化步長(zhǎng)、視頻序列進(jìn)行編解碼以及對(duì)結(jié)果進(jìn)行分析。接著以紅色颶風(fēng)II開發(fā)板為平臺(tái),進(jìn)行視頻圖像的采集存儲(chǔ)、顯示分析,其中詳細(xì)分析了SAA7113的配置、CCD信號(hào)的A/D轉(zhuǎn)換、I2C總線、視頻的數(shù)字化ITU-R BT.601標(biāo)準(zhǔn)介紹及視頻同步信號(hào)的獲取、基于SDRAM的視頻幀存儲(chǔ)、VGA顯示控制設(shè)計(jì);最后運(yùn)用verilog語(yǔ)言實(shí)現(xiàn)H.264/AVC部分算法,并進(jìn)行功能仿真,得到預(yù)計(jì)的效果。 @@ 本文實(shí)現(xiàn)了整個(gè)視頻信號(hào)的采集存儲(chǔ)、顯示流程,詳細(xì)研究了H.264/AVC算法,并運(yùn)用硬件語(yǔ)言實(shí)現(xiàn)了部分算法,對(duì)視頻編解碼芯片的設(shè)計(jì)具有一定的參考價(jià)值。 @@關(guān)鍵詞:FPGA;H.264/AVC;視頻;verilog;編解碼
上傳時(shí)間: 2013-04-24
上傳用戶:啦啦啦啦啦啦啦
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1