fpga與串口的不匹配問(wèn)題的解決，通過(guò)這個(gè)實(shí)例做了一個(gè)講解。
上傳時(shí)間： 2013-05-17
上傳用戶：qwe1234
多功能車輛總線一類設(shè)備是一個(gè)在列車通信網(wǎng)(TCN，TrainCommunication Network)中普遍使用的網(wǎng)絡(luò)接口單元。目前我國(guó)的新式列車大多采用列車通信網(wǎng)傳輸列車中大量的控制和服務(wù)信息。但使用的列車通信網(wǎng)產(chǎn)品主要為國(guó)外進(jìn)口，因此迫切需要研制具有自主知識(shí)產(chǎn)權(quán)的列車通信網(wǎng)產(chǎn)品。 論文以一類設(shè)備控制器的設(shè)計(jì)為核心，采取自頂向下的模塊設(shè)計(jì)方法。將設(shè)備控制器分為同步層和數(shù)據(jù)處理層來(lái)分別實(shí)現(xiàn)對(duì)幀的發(fā)送與接收處理和對(duì)幀數(shù)據(jù)的提取與存儲(chǔ)處理。 同步層包含幀的識(shí)別模塊、曼徹斯特譯碼模塊、曼徹斯特編碼與幀封裝三個(gè)模塊。幀識(shí)別模塊檢測(cè)幀的起始位并對(duì)幀類型進(jìn)行判斷。譯碼模塊根據(jù)采集的樣本值來(lái)判斷曼徹斯特編碼的值，采樣的難點(diǎn)在于非理想信號(hào)帶來(lái)的采樣誤差，論文使用結(jié)合位同步的多點(diǎn)采樣法來(lái)提高采樣質(zhì)量。幀分界符中的非數(shù)據(jù)符不需要進(jìn)行曼徹斯特編碼，編碼時(shí)在非數(shù)據(jù)符位關(guān)閉編碼電路使非數(shù)據(jù)符保持原來(lái)的編碼輸出。 數(shù)據(jù)處理層以主控單元(MCU，Main Control Unit)和通信存儲(chǔ)器為設(shè)計(jì)核心。MCU是控制器的核心，對(duì)接收的主幀進(jìn)行分析，判斷是從通信存儲(chǔ)器相應(yīng)端口取出應(yīng)答從幀并發(fā)送，還是準(zhǔn)備接收從幀并存入通信存儲(chǔ)器。通信存儲(chǔ)器存儲(chǔ)設(shè)備的通信數(shù)據(jù)，合適的地址分配能簡(jiǎn)化MCU的控制程序，論文固定了通信存儲(chǔ)器端口大小使MCU可以根據(jù)一個(gè)固定的公式進(jìn)行端口的遍歷從而簡(jiǎn)化了MCU程序的復(fù)雜度。數(shù)據(jù)在傳輸中由于受到干擾和沖突等問(wèn)題而出現(xiàn)錯(cuò)誤，論文采用循環(huán)冗余檢驗(yàn)碼結(jié)合偶檢驗(yàn)擴(kuò)展來(lái)對(duì)傳輸數(shù)據(jù)進(jìn)行差錯(cuò)控制。 最后，使用FPGA和硬件描述語(yǔ)言Verilog HDL開發(fā)出了MVB一類設(shè)備。目前該一類設(shè)備已運(yùn)用在SS4G電力機(jī)車的制動(dòng)控制單元(BCU．Brake Control Unit)中并在鐵道科學(xué)研究院通過(guò)了TCN通信測(cè)試。一類設(shè)備的成功研制為列車通信網(wǎng)中總線管理器等高類設(shè)備的開發(fā)奠定了堅(jiān)實(shí)的基礎(chǔ)。
上傳時(shí)間： 2013-07-27
上傳用戶：qazxsw
了解51單片機(jī)的串口通信的原理，以及如何去編程
上傳時(shí)間： 2013-06-01
上傳用戶：rishian
在微機(jī)上模擬I2C總線的設(shè)計(jì)，用并行口的D0（PIN2）模擬SCL信號(hào)，用D1（PIN3）模擬SDA信號(hào)。
上傳時(shí)間： 2013-07-14
上傳用戶：xuanchangri
采用狀態(tài)機(jī)和消息機(jī)制的串口接收程序
標(biāo)簽： 狀態(tài) 消息機(jī)制 串口接收 程序
上傳時(shí)間： 2013-04-24
上傳用戶：huangping588
可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對(duì)輸入信號(hào)的采集和輸出信號(hào)輸出)，電壓之間的轉(zhuǎn)換，對(duì)外圍芯片的驅(qū)動(dòng)，完成對(duì)芯片的測(cè)試功能以及對(duì)芯片電路保護(hù)等。 本文采用了自頂向下和自下向上的設(shè)計(jì)方法，依據(jù)可配置端口電路能實(shí)現(xiàn)的功能和工作原理，運(yùn)用Cadence的設(shè)計(jì)軟件，結(jié)合華潤(rùn)上華0.5μm的工藝庫(kù)，設(shè)計(jì)了一款性能、時(shí)序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個(gè)方面的內(nèi)容： 1.基于端口電路信號(hào)寄存器的采集和輸出方式，本論文設(shè)計(jì)的端口電路可以通過(guò)配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時(shí)序仿真，且建立時(shí)間小于5ns和保持時(shí)間在0ns左右。和xilinx4006e[8]相比較滿足設(shè)計(jì)的要求。 2.基于TAP Controller的工作原理及它對(duì)16種狀態(tài)機(jī)轉(zhuǎn)換的控制，對(duì)16種狀態(tài)機(jī)的轉(zhuǎn)換完成了行為級(jí)描述和實(shí)現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對(duì)觸發(fā)器級(jí)聯(lián)的構(gòu)架這一特點(diǎn)，設(shè)計(jì)了一款邊界掃描電路，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。達(dá)到對(duì)芯片電路測(cè)試設(shè)計(jì)的要求。 4.對(duì)于端口電路來(lái)講，有時(shí)需要將從CLB中的輸出數(shù)據(jù)實(shí)現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來(lái)實(shí)現(xiàn)以上的功能，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。滿足設(shè)計(jì)要求。 5.對(duì)于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來(lái)調(diào)整電路的中點(diǎn)電壓，將端口電路設(shè)計(jì)成3.3V和5V兼容的電路，通過(guò)仿真性能上已完全達(dá)到這一要求。此外，在輸入端口處加上擴(kuò)散電阻R和電容C組成噪聲濾波電路，這個(gè)電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時(shí)不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動(dòng)大負(fù)載的功能。通過(guò)對(duì)管子尺寸的大小設(shè)置和驅(qū)動(dòng)大小的仿真表明：在實(shí)現(xiàn)TTL高電平輸出時(shí)，最大的驅(qū)動(dòng)電流達(dá)到170mA，而對(duì)應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動(dòng)電流為140mA[8]；同樣，在實(shí)現(xiàn)CMOS高電平最大驅(qū)動(dòng)電流達(dá)到200mA,而xilinx4006e的CMOS驅(qū)動(dòng)電流達(dá)到170[8]mA。 7.與xilinx4006e端口電路相比，在延時(shí)和面積以及功耗略大的情況下，本論文研究設(shè)計(jì)的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實(shí)現(xiàn)二次函數(shù)的輸出方式、通過(guò)添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動(dòng)能力更加強(qiáng)大。
上傳時(shí)間： 2013-06-03
上傳用戶：aa54
用虛擬串口仿真LPC2138（UART0），ARM仿真教程，適合初學(xué)者，沒有上操作系統(tǒng)，裸奔程序，里面有源代碼與proteus仿真模型^_^
上傳時(shí)間： 2013-05-27
上傳用戶：pinksun9
·摘 要:本文介紹基于計(jì)算機(jī)并行端口的微型步進(jìn)電機(jī)控制系統(tǒng)。針對(duì)雙極型兩相步進(jìn)電機(jī)，設(shè)計(jì)了由集成音頻功率放大器TDA1521組成的步進(jìn)電機(jī)平衡橋式功率驅(qū)動(dòng)電路；由計(jì)算機(jī)并行端口的數(shù)據(jù)端口組成步進(jìn)電機(jī)的脈沖分配器，由軟件實(shí)現(xiàn)步進(jìn)電機(jī)的脈沖分配、電機(jī)的速度控制和斷電相位記憶功能，通過(guò)對(duì)數(shù)據(jù)端口的擴(kuò)展實(shí)現(xiàn)對(duì)6個(gè)步進(jìn)電機(jī)的控制。
標(biāo)簽： 并行口 步進(jìn)電機(jī) 控制系統(tǒng)
上傳時(shí)間： 2013-07-15
上傳用戶：lepoke
24CXX讀寫軟件應(yīng)用電路及并口讀寫器制作
上傳時(shí)間： 2013-06-26
上傳用戶：ggwz258
·摘要： 針對(duì)DSP芯片TS201的LINK口互連在高速數(shù)據(jù)通信中存在數(shù)據(jù)錯(cuò)誤、突發(fā)數(shù)據(jù)塊傳輸不穩(wěn)定等缺點(diǎn),在分析其通信協(xié)議的基礎(chǔ)上,并結(jié)合實(shí)際應(yīng)用,提出了設(shè)計(jì)LINK口通信的關(guān)鍵要求,給出設(shè)計(jì)的要點(diǎn),設(shè)計(jì)與實(shí)現(xiàn)了TS201的LINK 121互連以及FPGA(Xilinx公司的XC4VFX60)與TS201 LINK口互連,得到了實(shí)際測(cè)試結(jié)果;結(jié)果表明,所設(shè)計(jì)的LINK口互連具備的優(yōu)點(diǎn)有
上傳時(shí)間： 2013-06-08
上傳用戶：417313137
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
