欧美日韩视频,日韩精品久久久久久久电影99爱,国产精品hd

51單片機(jī)開(kāi)發(fā)的原理圖

由51單片機控制蜂鳴器不同頻率不同節奏的響

由51單片機控制蜂鳴器不同頻率不同節奏的響，從而演奏出美妙的歌曲

標簽： 51單片機控制蜂鳴器頻率

上傳時間： 2017-01-21

上傳用戶：cursor
單片微型計算機是微型計算機發展中的一個重要分支

單片微型計算機是微型計算機發展中的一個重要分支，是把構成一臺微型計算機的主要部件如中央處理器(CPU)、存儲器(RAM/ROM)和各種功能I/O接口集成在一塊芯片上的單芯片微型計算機(Single Chip Micro Computer),簡稱單片機.由于它的結構與指令功能都是按工業控制要求設計的,且近年來單片機著力擴展了各種控制功能如A/D、PWM等,因此我們更多時候稱其為一個單片形態的微控制器(Single Chip Micro Controller),或直接稱其為微控制器(Micro Controller)。

標簽： 微型計算機發展分支

上傳時間： 2014-01-18

上傳用戶：zhaoq123
三星強片S3C6410開發板的原理設計圖

三星強片S3C6410開發板的原理設計圖，包括核心板，底板和液晶模塊的原理圖

標簽： S3C6410 三星開發板

上傳時間： 2017-05-01

上傳用戶：鳳臨西北
51 單片機TCP_IP 協議棧ZLIP源碼單片機上網技術

51 單片機TCP_IP 協議棧ZLIP源碼單片機上網技術，是當前的一個熱門技術。單片機上網技術中的一個重要部分是在單片上實現TCP/IP 協議棧。現在可獲得的TCP/IP 源代碼一般并不為51 單片機設計，而51 單片機和KeilC51 編譯器有其自身的特點：存儲類型、函數指針、重入函數等，ZLIP 就是針對這些特點設計的TCP/IP 協議棧。

標簽： TCP_IP ZLIP 單片機 51

上傳時間： 2014-01-22

上傳用戶：alan-ee
一種8 位I O口的單片機顯示器和鍵盤接口

一種8 位I/O口的單片機顯示器和鍵盤接口

標簽： 單片機顯示器鍵盤接口

上傳時間： 2013-07-29

上傳用戶：標點符號
51單片機開發的原理圖

51單片機開發的原理圖，了解單片機電路內部結構

標簽： 51單片機原理圖

上傳時間： 2013-07-02

上傳用戶：624971116
基于51單片機用PCF8591進行AD_DA轉換用1602LCD顯示的電流采樣

基于51單片機用PCF8591進行AD_DA轉換用1602LCD顯示的電流采樣

標簽： AD_DA 1602 8591 PCF

上傳時間： 2014-01-06

上傳用戶：小草123
89c51單片改造傳統接觸器式自動控制的小型注塑機程序

89c51單片改造傳統接觸器式自動控制的小型注塑機程序

標簽： 89c51 接觸器自動控制注塑機

上傳時間： 2013-10-16

上傳用戶：小楓殘月
XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接

XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems

標簽： XAPP FPGA Bank 520

上傳時間： 2013-11-19

上傳用戶：yyyyyyyyyy
XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接

XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems

標簽： XAPP FPGA Bank 520

上傳時間： 2013-11-06

上傳用戶：wentianyou

主站蜘蛛池模板：扶风县| 清苑县| 凉山| 通渭县| 黎平县| 民乐县| 高青县| 南雄市| 大余县| 景东| 南皮县| 河南省| 汉川市| 崇左市| 涞源县| 武川县| 栾川县| 和硕县| 田林县| 岱山县| 曲靖市| 林甸县| 永宁县| 利津县| 湖南省| 富顺县| 肃宁县| 河源市| 綦江县| 北流市| 全南县| 鹤岗市| 洛南县| 定兴县| 茶陵县| 甘南县| 曲松县| 柘城县| 千阳县| 同仁县| 加查县|