摘要：設計并實現了一個USB/EPP 轉接系統，給出其硬件設計方案并討論了相關技術細節， 使其實現USB 接口到EPP接口的相互數據轉發。使僅具有EPP 接口的傳統儀器設備借助于USB/EPP 轉接系統擁有USB 總線所提供的即插即用和設備插架特性， 方便其通過USB 接口靈活接入同時擁有多個外設的計算機主機系統。關鍵詞：USB；EPP；轉接系統中圖分類號：TP368.3 文獻標識碼：A文章編號:1008- 0570(2005)11- 2- 0166- 03 在傳統的I/O 模式中，計算機外設通常映射為CPU 中固定I/O 地址，要求由主機分配一個指定的IRQ 中斷請求。由于PC 機的端口和中斷資源有限，因而使外設的可擴展性受到局限；同時，隨著電腦應用的拓展，PC 機的外設接口越來越多，外設對系統資源的獨占性也容易導致系統資源沖突。由于各種外部設備不斷增加，容易導致各種I/O 沖突。由Intel、Compaq、Microsoft、IBM等廠商所提出的USB 總線標準，基于即插即用和設備插架技術，設備接入時不影響應用程序的運行，具有良好的可擴充性和擴展的方便性。目前USB 協議已經發展到了最新的2.0 版本，可支持峰值傳輸速率為480Mbps 的高速外設，可提供4～8 個USB 2.0 接口，同時通過USB 集線器（HUB）的擴展還可以支持多達127 個外設同時連接，基本上解決了各種外設同時存在同時使用的所有問題?；赨SB 接口的上述優點，目前的計算機，特別是筆記本計算機基本上都只配備USB 接口，而取消了傳統的串口和并口，這對那些以前購置的需要與計算機進行通信而只有串口或并口的各種儀器的繼續使用造成了極大的障礙。 針對傳統的數字化儀器與計算機通信中存在的接口不足的問題，本文設計了一個USB/EPP 轉接系統，使其能夠從計算機的USB 接口接收數據，經過格式轉換，從USB/EPP 轉接系統的并行接口EPP 發送給傳統的儀器設備；同時也能夠從USB/EPP 轉接系統的并行接口EPP 接收數據，將其轉化為USB 幀格式，并發送到計算機的USB 接口。從而使僅具有EPP 接口的傳統儀器設備借助于USB/EPP 轉接系統，可以繼續正常使用。2 USB 總線2.1 USB 系統描述及總線協議USB 是一種電纜總線，支持在主機和各種即插即用外設之間進行數據傳輸。由主機預定的標準協議使各種設備分享USB 帶寬，當其它設備和主機在運行時，總線允許添加、設置、使用以及拆除外設，這為多個儀器設備共享同一個主計算機提供了可能。USB 協議采用了管道模型的軟硬件協議，摒棄了一般外設協議的端口映射方式，從而有效地避免了計算機應用系統I/O 端口地址沖突。根據功能劃分，一個USB 系統由三個部分組成：即USB 互連、USB 主機和USB 設備。圖1 給出了USB系統的通用拓撲結構。
上傳時間： 2013-10-09
上傳用戶：半熟1994
RS-232-C 是PC 機常用的串行接口,由于信號電平值較高,易損壞接口電路的芯片,與TTL電平不兼容故需使用電平轉換電路方能與TTL 電路連接。本產品(轉接器),可以實現任意電平下(0.8~15)的UART串行接口到RS-232-C/E接口的無源電平轉接, 使用非常方便可靠。 什么是RS-232-C 接口？采用RS-232-C 接口有何特點？傳輸電纜長度如何考慮？答： 計算機與計算機或計算機與終端之間的數據傳送可以采用串行通訊和并行通訊二種方式。由于串行通訊方式具有使用線路少、成本低，特別是在遠程傳輸時，避免了多條線路特性的不一致而被廣泛采用。 在串行通訊時，要求通訊雙方都采用一個標準接口，使不同 的設備可以方便地連接起來進行通訊。 RS-232-C接口（又稱 EIA RS-232-C）是目前最常用的一種串行通訊接口。它是在1970 年由美國電子工業協會（EIA）聯合貝爾系統、 調制解調器廠家及計算機終端生產廠家共同制定的用于串行通訊的標準。它的全名是“數據終端設備（DTE）和數據通訊設備（DCE）之間串行二進制數據交換接口技術標準”該標準規定采用一個25 個腳的 DB25 連接器，對連接器的每個引腳的信號內容加以規定，還對各種信號的電平加以規定。(1) 接口的信號內容實際上RS-232-C 的25 條引線中有許多是很少使用的，在計算機與終端通訊中一般只使用3-9 條引線。(2) 接口的電氣特性 在RS-232-C 中任何一條信號線的電壓均為負邏輯關系。即：邏輯“1”，-5— -15V；邏輯“0” +5— +15V 。噪聲容限為2V。即 要求接收器能識別低至+3V 的信號作為邏輯“0”，高到-3V的信號 作為邏輯“1”(3) 接口的物理結構 RS-232-C 接口連接器一般使用型號為DB-25 的25 芯插頭座,通常插頭在DCE 端,插座在DTE端. 一些設備與PC 機連接的RS-232-C 接口,因為不使用對方的傳送控制信號,只需三條接口線,即“發送數據”、“接收數據”和“信號地”。所以采用DB-9 的9 芯插頭座，傳輸線采用屏蔽雙絞線。(4) 傳輸電纜長度由RS-232C 標準規定在碼元畸變小于4%的情況下，傳輸電纜長度應為50 英尺，其實這個4%的碼元畸變是很保守的，在實際應用中，約有99%的用戶是按碼元畸變10-20%的范圍工作的，所以實際使用中最大距離會遠超過50 英尺，美國DEC 公司曾規定允許碼元畸變為10%而得出附表2 的實驗結果。其中1 號電纜為屏蔽電纜，型號為DECP.NO.9107723 內有三對雙絞線，每對由22# AWG 組成，其外覆以屏蔽網。2 號電纜為不帶屏蔽的電纜。 2. 什么是RS-485 接口？它比RS-232-C 接口相比有何特點？答： 由于RS-232-C 接口標準出現較早，難免有不足之處，主要有以下四點：（1） 接口的信號電平值較高，易損壞接口電路的芯片，又因為與TTL 電平不兼容故需使用電平轉換電路方能與TTL 電路連接。（2） 傳輸速率較低，在異步傳輸時，波特率為20Kbps。（3） 接口使用一根信號線和一根信號返回線而構成共地的傳輸形式， 這種共地傳輸容易產生共模干擾，所以抗噪聲干擾性弱。（4） 傳輸距離有限，最大傳輸距離標準值為50 英尺，實際上也只能 用在50 米左右。針對RS-232-C 的不足，于是就不斷出現了一些新的接口標準，RS-485 就是其中之一，它具有以下特點：1. RS-485 的電氣特性：邏輯“1”以兩線間的電壓差為+（2—6） V 表示；邏輯“0”以兩線間的電壓差為-（2—6）V 表示。接口信號電平比RS-232-C 降低了，就不易損壞接口電路的芯片， 且該電平與TTL 電平兼容，可方便與TTL 電路連接。2. RS-485 的數據最高傳輸速率為10Mbps3. RS-485 接口是采用平衡驅動器和差分接收器的組合，抗共模干能力增強，即抗噪聲干擾性好。4. RS-485 接口的最大傳輸距離標準值為4000 英尺，實際上可達 3000 米，另外RS-232-C接口在總線上只允許連接1 個收發器， 即單站能力。而RS-485 接口在總線上是允許連接多達128 個收發器。即具有多站能力,這樣用戶可以利用單一的RS-485 接口方便地建立起設備網絡。因RS-485 接口具有良好的抗噪聲干擾性，長的傳輸距離和多站能力等上述優點就使其成為首選的串行接口。 因為RS485 接口組成的半雙工網絡，一般只需二根連線，所以RS485接口均采用屏蔽雙絞線傳輸。 RS485 接口連接器采用DB-9 的9 芯插頭座，與智能終端RS485接口采用DB-9（孔），與鍵盤連接的鍵盤接口RS485 采用DB-9（針）。3. 采用RS485 接口時，傳輸電纜的長度如何考慮？答： 在使用RS485 接口時，對于特定的傳輸線經，從發生器到負載其數據信號傳輸所允許的最大電纜長度是數據信號速率的函數，這個 長度數據主要是受信號失真及噪聲等影響所限制。下圖所示的最大電纜長度與信號速率的關系曲線是使用24AWG 銅芯雙絞電話電纜（線 徑為0.51mm），線間旁路電容為52.5PF/M，終端負載電阻為100 歐 時所得出。（曲線引自GB11014-89 附錄A）。由圖中可知，當數據信 號速率降低到90Kbit/S 以下時，假定最大允許的信號損失為6dBV 時， 則電纜長度被限制在1200M。實際上，圖中的曲線是很保守的，在實 用時是完全可以取得比它大的電纜長度。 當使用不同線徑的電纜。則取得的最大電纜長度是不相同的。例 如：當數據信號速率為600Kbit/S 時，采用24AWG 電纜，由圖可知最 大電纜長度是200m，若采用19AWG 電纜（線徑為0。91mm）則電纜長 度將可以大于200m； 若采用28AWG 電纜（線徑為0。32mm）則電纜 長度只能小于200m。
上傳時間： 2013-10-11
上傳用戶：時代電子小智
C語言編程基礎：1. 十六進制表示字節0x5a：二進制為01011010B；0x6E為01101110。 2. 如果將一個16位二進數賦給一個8位的字節變量，則自動截斷為低8位，而丟掉高8位。 3. ++var表示對變量var先增一；var—表示對變量后減一。 4. x |= 0x0f;表示為 x = x | 0x0f; 5. TMOD = ( TMOD & 0xf0 ) | 0x05;表示給變量TMOD的低四位賦值0x5，而不改變TMOD的高四位。 6. While( 1 ); 表示無限執行該語句，即死循環。語句后的分號表示空循環體，也就是{;} 在某引腳輸出高電平的編程方法：（比如P1.3（PIN4）引腳）1. #include <AT89x52.h> //該頭文檔中有單片機內部資源的符號化定義，其中包含P1.3 2. void main( void ) //void 表示沒有輸入參數，也沒有函數返值，這入單片機運行的復位入口 3. { 4. P1_3 = 1; //給P1_3賦值1，引腳P1.3就能輸出高電平VCC 5. While( 1 ); //死循環，相當 LOOP: goto LOOP; 6. } 注意：P0的每個引腳要輸出高電平時，必須外接上拉電阻（如4K7）至VCC電源。在某引腳輸出低電平的編程方法：（比如P2.7引腳）代碼1. #include <AT89x52.h> //該頭文檔中有單片機內部資源的符號化定義，其中包含P2.7 2. void main( void ) //void 表示沒有輸入參數，也沒有函數返值，這入單片機運行的復位入口 3. { 4. P2_7 = 0; //給P2_7賦值0，引腳P2.7就能輸出低電平GND 5. While( 1 ); //死循環，相當 LOOP: goto LOOP; 6. } 在某引腳輸出方波編程方法：（比如P3.1引腳）代碼1. #include <AT89x52.h> //該頭文檔中有單片機內部資源的符號化定義，其中包含P3.1 2. void main( void ) //void 表示沒有輸入參數，也沒有函數返值，這入單片機運行的復位入口 3. { 4. While( 1 ) //非零表示真，如果為真則執行下面循環體的語句 5. { 6. P3_1 = 1; //給P3_1賦值1，引腳P3.1就能輸出高電平VCC 7. P3_1 = 0; //給P3_1賦值0，引腳P3.1就能輸出低電平GND 8. } //由于一直為真，所以不斷輸出高、低、高、低……，從而形成方波 9. } 將某引腳的輸入電平取反后，從另一個引腳輸出：（ 比如 P0.4 = NOT( P1.1) ）
上傳時間： 2013-11-02
上傳用戶：zengduo
更新說明： 1。界面采用新的字體，不會再有那種難看的黑色粗體字，比以前的要漂亮多了。 2。加入全面的提示幫助，盡量減少普通用戶的各種疑惑。 3。修正生成文件的擴展名的一些BUG，不會總是加上FON的擴展名了。 4。修正生成字模數據的一些格式BUG，現在生成的C51格式字模數據基本上可以直接粘貼到源程序中使用而不需要修改了 5。加入新的字模數據格式調整項，允許用戶更自由的定制自己需要的數據格式 6。最重要的更新：全面支持保存當前設置功能，用戶設置的字模格式，主窗口狀態和字庫生成窗口選項信息均可保存，下一次打開窗口時不用重新設置（由于要全面更改程序使用的變量結構，所以這部分化了很多時間）。 7。修正了新建圖象時會自動跳到圖形模式的BUG 8。增加輸出緊湊格式數據選項，可以生成不包含空白行的字模數據。 9。完善了每行數據顯示個數的功能，可以任意設置每行顯示的數據個數，并同時可以設置每行索引數據顯示個數。 10。修正了取模說明的一些錯誤，并改動了格式。 11?，F在當用戶選擇10進制輸出時，會自動去掉生成字模數據前的“0x",或后面的“H”，選擇16進制時則會自動加上。 12。對各個窗體重新設計以全面適應最大化的需要，如果您覺得當前窗口不夠大，可以最大化使用。 13。增加生成英文點陣字庫功能，可自動生成ASCII碼從0-127的任意點陣字庫，使用方法同生成國標點陣字庫功能。 14。再次優化代碼，去掉各種調試信息，使程序速度再快一些。 15。還有一些細微的調整我記不清了…… 需要注意的地方： 在測試的過程中我發現了一個問題：在WIN98或WINME下當用戶需要生成特大點陣的字模時（例如320*320，1024*768的漢字字模），此時由于數據量非常龐大，而WIN98/WINME會有64K的數據容量限制，所以在主窗口中是無法得到全部的字模數據的，這時您需要使用字庫生成功能，通過形成一個數據文件才能得到完整的字模數據。 另外生成特大字模時如果出現“內存不足”的提示，請把液晶仿真面板的像素點改小一些，這樣可以節省內存。
上傳時間： 2013-10-17
上傳用戶：fengzimili
1.4 FPGA的設計工具。
上傳時間： 2013-10-15
上傳用戶：1412904892
The PPC405 Virtex-4 is a wrapper around the Virtex-4PowerPC™ 405 Processor Block primitive. For detailsregarding the PowerPC 405, see the PowerPC 405 ProcessorBlock Reference Guide.
上傳時間： 2014-12-05
上傳用戶：flg0001
我采用XC4VSX35或XC4VLX25 FPGA來連接DDR2 SODIMM和元件。SODIMM內存條選用MT16HTS51264HY-667(4GB)，分立器件選用8片MT47H512M8。設計目標：當客戶使用內存條時，8片分立器件不焊接；當使用直接貼片分立內存顆粒時，SODIMM內存條不安裝。請問專家：1、在設計中，先用Xilinx MIG工具生成DDR2的Core后，管腳約束文件是否還可更改？若能更改，則必須要滿足什么條件下更改？生成的約束文件中，ADDR，data之間是否能調換？ 2、對DDR2數據、地址和控制線路的匹配要注意些什么？通過兩只100歐的電阻分別連接到1.8V和GND進行匹配 和 通過一只49.9歐的電阻連接到0.9V進行匹配，哪種匹配方式更好？ 3、V4中，PCB LayOut時，DDR2線路阻抗單端為50歐，差分為100歐？Hyperlynx仿真時，那些參數必須要達到那些指標DDR2-667才能正常工作？ 4、 若使用DDR2-667的SODIMM內存條，能否降速使用？比如降速到DDR2-400或更低頻率使用？ 5、板卡上有SODIMM的插座，又有8片內存顆粒，則物理上兩部分是連在一起的，若實際使用時，只安裝內存條或只安裝8片內存顆粒，是否會造成信號完成性的影響？若有影響，如何控制？ 6、SODIMM內存條(max:4GB)能否和8片分立器件(max:4GB)組合同時使用，構成一個(max:8GB)的DDR2單元？若能，則布線阻抗和FPGA的DCI如何控制？地址和控制線的TOP圖應該怎樣？ 7、DDR2和FPGA（VREF pin）的參考電壓0.9V的實際工作電流有多大？工作時候，DDR2芯片是否很燙，一般如何考慮散熱？ 8、由于多層板疊層的問題，可能頂層和中間層的銅箔不一樣后，中間的夾層后度不一樣時，也可能造成阻抗的不同。請教DDR2-667的SODIMM在8層板上的推進疊層？
上傳時間： 2013-10-12
上傳用戶：han_zh
UART 4 UART參考設計，Xilinx提供VHDL代碼 uart_vhdl This zip file contains the following folders: \vhdl_source -- Source VHDL files: uart.vhd - top level file txmit.vhd - transmit portion of uart rcvr.vhd - - receive portion of uart \vhdl_testfixture -- VHDL Testbench files. This files only include the testbench behavior, they do not instantiate the DUT. This can easily be done in a top-level VHDL file or a schematic. This folder contains the following files: txmit_tb.vhd -- Test bench for txmit.vhd. rcvr_tf.vhd -- Test bench for rcvr.vhd.
上傳時間： 2013-11-07
上傳用戶：jasson5678
IEEE 802.15.4是低速率、低功耗的無線個人區域網絡協議標準。分析了IEEE 802.15.4 的特點，在其上設計了輕量級網絡層路由協議并在ZigBit 900平臺上實現。路由協議對AODV進行了簡化，利用MAC層的應答機制檢測鏈路是否連通。最后對路由協議進行了測試，結果表明本路由設計具有良好的性能和擴展性。
上傳時間： 2014-12-28
上傳用戶：cherrytree6
信號與線性系統分析習題全解(吳大正第4版)
上傳時間： 2014-12-29
上傳用戶：hzakao
