STM32F407VGT6+DRV8825多路電機驅動ad硬件原理圖+PCB文件+封裝,ad 設計的工程文件，包括原理圖及PCB印制板圖，可以用Altium Designer(AD)軟件打開或修改，可作為你產品設計的參考。
上傳時間： 2022-04-24
上傳用戶：kingwide
30路PT100溫度數據自動采集硬件+單片機軟件+PC上位機軟件系統設計，多年前做的小項目，硬件已實現包括PROTEL 99SE 設計的硬件原理圖+PCB文件，W77E58單片機軟件，EPM7128S CPLD邏輯，VB設計的上位機數據采集界面軟件，機械屏蔽外殼。可作為你產品設計的參考。自動測溫系統設計目錄1、 設計目的由于人工用萬用表測量不僅浪費時間與人力，而且也只是得到傳感器的電阻值，不能直觀的反映出磁體的溫度值，0.45T系統軟件開發及臨床的應用也給測量帶來了不變，今采用磁體溫度自動測量系統，可以完全克服這些矛盾，在系統成像掃描后可以開啟磁體溫度自動測量系統通過PC串口隨時讀取30路磁體溫度數據。2、 設計方案1》 硬件方案：采用通過主機的串口來讀取這30路溫度數據，主機與MCU的通信采用RS232的方式，主機給MCU命令，MCU在與CPLD之間在進行邏輯控制，通過CPLD來控制這30路電流型模擬開關（或者繼電器）的選通，來定時（如200 ms）一路一路的來選通溫度傳感器，然后在通過變送器進行電阻到電流電壓的轉換，通過12位A/D轉換器，將溫度模擬信號轉化為數字信號，將這些數字信號送入MCU進行數據處理，線上電阻補償等，最后通過串口將MCU處理后的數據送入HOST顯示出來。
上傳時間： 2022-05-17
上傳用戶：trh505
隨著現代科學技術的迅速發展和人們對數據采集技術要求的日益提 高，近年來數據采集技術得到了長足的發展，主要表現為精度越來越高， 傳輸的速度越來越快。但是各種基于ISA、PCI 等總線的數據采集系統存 在著安裝麻煩、受計算機插槽數量、地址、中斷資源的限制、可擴展性 差等缺陷，嚴重的制約了它們的應用范圍。USB 總線的出現很好的解決了 上述問題，它是1995 年INTEL、NEC、MICROSOFT、IBM 等公司為解決傳 統總線的不足而推出的一種新型串行通信標準。為了適應高速傳輸的需 要，2004 年4月，這些公司在原來1.1 協議的基礎上制定了USB2.0 傳輸 協議，使傳輸速度達到了480Mb/s。該總線具有安裝方便、高帶寬、易擴 展等優點，已經逐漸成為現代數據采集傳輸的發展趨勢。 以高速數字信號處理器（DSPs）為基礎的實時數字信號處理技術近 年來發展迅速，并獲得了廣泛的應用。TMS320C6713 是德州儀器公司 （ Texas Instrument ） 推出的浮點DSPs ， 其峰值處理能力達到了 1350MFLOPS，是目前國際上性能最高的DSPs 之一。同時該DSPs 接口豐 富，擴展能力強，非常適合于做主控芯片。 基于TMS320C6713 和USB2.0，本文設計了一套多路實時信號采集系 統。該設計充分利用了高速數字信號處理器TMS320C6713 和USB 芯片 CY7C68001 的各種優點，實現了傳輸速度快，采樣精度高，易于擴展，接口簡單的特點。在本文中詳細討論了各種協議和功能模塊的設計。本文 的設計主要分為硬件部分和軟件部分，其中硬件部分包括模擬信號輸入 模塊，AD 數據采集模塊，USB 模塊，所有的硬件模塊都在TMS320C6713 的協調控制下工作，軟件部分包括DSP 程序和PC 端程序設計。總的設計 思想是以TMS320C6713為核心，通過AD 轉換，將采集的數據傳送給 TMS320C6713 進行數據處理，并將處理后的數據經過USB 接口傳送到上位 機。
上傳時間： 2013-04-24
上傳用戶：fudong911
在團簇與激光相互作用的研究中和在團簇與加速器離子束的碰撞研究中，需要對加速器束流或者激光束進行脈沖化與時序同步，同時用于測量作用產物的探測系統如飛行時間譜儀(TOF)等要求各加速電場的控制具有一定的時序匹配。在整個實驗中，需要用到符合要求的多路脈沖時序信號控制器，而且要求各脈沖序列的周期、占空比、重復頻率等方便可調。為此，本論文基于FPGA設計完成了一款多路脈沖時序控制電路。 本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8，設計出了一款可以同時輸出8路脈沖序列、各脈沖序列之間具有可調高精度延遲、可調脈沖寬度及占空比等。論文討論了FPGA芯片結構及開發流程，著重討論了較高頻率脈沖電路的可編程實現方法，以及如何利用VHDL語言實現硬件電路軟件化設計的技巧與方法，給出了整個系統設計的原理與實現。討論了高精密電源的PWM技術原理及實現，并由此設計了FPGA所需電源系統。給出了配置電路設計、數據通信及接口電路的實現。開發了上層控制軟件來控制各路脈沖時序及屬性。 該電路工作頻率200MHz，輸出脈沖最小寬度可達到10ns，最大寬度可達到us甚至ms量級。可以同時提供l路同步脈沖和7路脈沖，并且7路脈沖相對于同步脈沖的延遲時間可調，調節步長為5ns。
上傳時間： 2013-06-15
上傳用戶：ZJX5201314
隨著計算機技術的飛速發展，嵌入式系統在人們的生產生活中發揮著越來越重要的作用。近年來，基于ARM處理器和μC/OS-II操作系統的嵌入式技術已經成為當前嵌入式領域的研究熱點之一。 論文主要研究基于ARM7處理器和μC/OS-II操作系統的嵌入式測控平臺架構，為測控系統開發提供一個方便功能擴展的軟硬件環境。在此基礎上，以加速度計為對象，利用嵌入式系統的豐富資源，完成對其內部溫度及加速度信號的采集實例。硬件設計分為核心系統設計和數據采集控制子系統設計兩部分。核心系統主要包括控制核心S3C44BOX模塊、存儲器模塊、調試接口模塊、液晶顯示模塊以及數控鍵盤模塊等。完成了母板的設計與驗證，并預留多種接口，增強了可擴展性。采集控制子系統作為數據采集及控制機構，主要由A/D轉換芯片完成和串行通信模塊，用來接收傳感器傳輸的數據，經ARM處理器分析處理后，通過串行通訊方式與下位機通信。由于有多個下位系統，平臺設計擴展了8路帶高速緩沖的異步串行通信模塊。最后，對各硬件模塊進行總體調試，并對調試結果進行了分析。 調試結果表明，該硬件平臺不僅響應速度快、成本低、可靠性好，而且具有良好的可移植性和可裁剪性，便于根據實際需求進行功能擴展和裁剪，達到了預期的設計目標。
上傳時間： 2013-07-26
上傳用戶：zhqzal1014
本文首先在介紹多用戶檢測技術的原理以及系統模型的基礎上，對比分析了幾種多用戶檢測算法的性能，給出了算法選擇的依據。為了同時克服多址干擾和多徑干擾，給出了融合多用戶檢測與分集合并技術的接收機結構。 接著，針對WCDMA反向鏈路信道結構，介紹了擴頻使用的OVSF碼和擾碼，分析了擾碼的延時自相關特性和互相關特性，指出了存在多址干擾和多徑干擾的根源。在此基礎上，給出了解相關檢測器的數學公式推導和結構框圖，并仿真研究了用戶數、擴頻比、信道估計精度等參數對系統性能的影響。 常規的干擾抵消是基于chip級上的抵消，需要對用戶信號重構，因此具有較高的復雜度。在解相關檢測器的基礎上，衍生出符號級上的干擾抵消。通過仿真，給出了算法中涉及的干擾抑制控制權值、干擾抵消級數等參數的最佳取值，并進行了算法性能比較。仿真結果驗證了該算法的有效性。 最后，介紹了WCDMA系統移動臺解復用技術的硬件實現，在FPGA平臺上分別實現了與基站和安捷倫8960儀表的互聯互通。
上傳時間： 2013-07-29
上傳用戶：jiangxin1234
隨著電信數據傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網絡是基于話音傳輸業務的網絡,已不能適應當前的需求.而建設新的寬帶網絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數據傳輸的近期需求.反向復用技術是把一個單一的高速數據流在發送端拆散并放在兩個或者多個低速數據鏈路上進行傳輸,在接收端再還原為高速數據流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構成高速數據的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調整機制,可以動態添加或刪除某條E1鏈路,實現靈活、高效的利用現有網絡實現視頻、數據等高速數據的傳輸,能夠節省帶寬資源,降低成本,滿足客戶的需求.系統分為發送和接收兩部分.發送電路實現四路E1的成幀操作,數據拆分采用線路循環與幀間插相結合的方法,A路插滿一幀(30時隙)后,轉入B路E1間插數據,依此類推,循環間插所有的數據.接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現多路數據的對齊,最后按照約定的高速數據流的幀格式輸出數據.整個數字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現,經過綜合和布線,特別是寫約束和增量布線手動調整電路的布局,降低關鍵路徑延時,最終滿足設計要求.
上傳時間： 2013-07-16
上傳用戶：asdkin
隨著計算機與信息技術的發展，生物特征識別技術受到了廣泛的關注。指紋識別是生物特征識別中的一項重要內容，一直以來是國內外的研究熱點。 嵌入式自動指紋識別是指指紋識別技術在嵌入式系統上的應用。傳統的嵌入式自動指紋識別系統多采用單片DSP或MIPS處理器來完成算法，由于DSP或MIPS處理器只能根據程序順序執行，在指紋匹配過程中只能和整個庫中的指紋進行一一匹配，因此這類系統在處理較大指紋庫時下匹配時間相當長。為了克服這個缺點，本文構建了浮點DSP和FPGA協同處理構架的硬件平臺，充分利用DSP在計算上的精確度和FPGA并行處理的特點，由DSP和FPGA共同處理匹配算法。 本文的主要工作如下： 1．設計了一個硬件系統，包括DSP處理器、FPGA、指紋傳感器、人機交互接口和USB1.1接口。同時，還設計了各硬件模塊的驅動程序，為應用程序提供控制接口。由于系統中DSP工作頻率為300MHz，其中某些器件的工作頻率達到了100MHz，因此本文還給出了一些信號完整性分析和PCB設計經驗。 2．編寫了Verilog程序，在FPGA中實現了9路指紋的并行匹配。由于FPGA本身的局限性，實現原有匹配算法有很大困難。在簡化原有匹配算法的基礎上本文提出了便于FPGA實現“粗匹配”算法。此外，還設計了用于和DSP通信的接口模塊設計。 3．完成了系統應用程序設計。在使用uC/OS-Ⅱ實時操作系統的基礎上設計了各系統任務，通過調用驅動程序控制和協調各硬件模塊，實現了自動指紋識別功能。為了便于存放指紋特征信息，設計了指紋庫數據結構，實現了指紋庫添加、刪除、編輯的功能。 最終，本系統實現了高效、快速的進行指紋識別，各模塊工作穩定。同時，模塊化的軟硬件設計使本系統便于進行二次開發，快速應用于各種場合。
上傳時間： 2013-06-05
上傳用戶：guanliya
第三代移動通信系統及技術是目前通信領域的研究熱點。本系統采用了第三代移動通信系統的部分關鍵技術，采用直接序列擴頻方式實現多路寬帶信號的碼分復用傳輸。在系統設計中，我們綜合考慮了系統性能要求，功能實現復雜度與系統資源利用率，選擇了并行導頻體制、串行滑動相關捕獲方式、延遲鎖相環跟蹤機制、導頻信道估計方案和相干解擴方式，并在Quartus軟件平臺上采用VHDL語言，在FPGA芯片CycloneEP1C12Q240C8上完成了系統設計。通過對硬件測試板的測試表明文中介紹的方案和設計方法是可行和有效的。并在測試的基礎上對系統提出了改進意見。
上傳時間： 2013-06-27
上傳用戶：fzy309228829
數字信號處理是信息科學中近幾十年來發展最為迅速的學科之一。常用的實現高速數字信號處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實現能力強、速度快、設計靈活性好等眾多優點，尤其在并行信號處理能力方面比DSP更具優勢。在信號處理領域，經常需要對多路信號進行采集和實時處理，為解決這一問題，本文設計了基于FPGA的數據采集和處理系統。 本文首先介紹數字信號處理系統的組成和數字信號處理的優點，然后通過FFT算法的比較選擇和硬件實現方案的比較選擇，進行總體方案的設計。在硬件方面，特別討論了信號調理模塊、模數轉換模塊、FPGA芯片配置等功能模塊的設計方案和硬件電路實現方法。信號處理單元的設計以Xilinx ISE為軟件平臺，采用VHDL和IP核的方法，設計了時鐘產生模塊、數據滑動模塊、FFT運算模塊、求模運算模塊、信號控制模塊，完成信號處理單元的設計，并采用ModelSim仿真工具進行相關的時序仿真。最后利用MATLAB對設計進行驗證，達到技術指標要求。
上傳時間： 2013-07-07
上傳用戶：小火車啦啦啦
