網(wǎng)狐棋牌（家園版）最新版本7.1.1源代碼,開發(fā)文檔和工具
上傳時(shí)間： 2017-02-26
上傳用戶：zhichenglu
最新版本的Linux內(nèi)核，支持Intel、Alpha、PPC、Sparc、IA-64、ARM、MIPS、Amiga、 Atari和IBMs/390等，還支持32位大文件系統(tǒng)。而在Intel平臺(tái)上，物理內(nèi)存最大支持可以達(dá)到64GB。加強(qiáng)對(duì)IDE和SCSI硬件系統(tǒng)的支持，并增強(qiáng)了對(duì)USB設(shè)備和3D加速卡的支持。雖然并不像人們期望的那樣有很大更新，但也好的多了。如果你還在使用舊版本的內(nèi)核，趕快更新吧，絕對(duì)不會(huì)讓你失望！ Linux內(nèi)核更新是越來越快了，可能由于Linux的普及，大家都開始關(guān)注了，各種安全隱患也越來越多。支持Intel、 Alpha、PPC、 Sparc、IA-64 、ARM、MIPS、Amiga、Atari和IBM s/390等，還支持32位大文件系統(tǒng)。而在Intel平臺(tái)上，物理內(nèi)存最大支持可以達(dá)到64GB。加強(qiáng)對(duì)IDE和SCSI硬件系統(tǒng)的支持，并增強(qiáng)了對(duì) USB設(shè)備和3D加速卡的支持
上傳時(shí)間： 2013-12-22
上傳用戶：caozhizhi
OGNL文檔包：----->最新版本！學(xué)習(xí)Struts2的必須幫助參考文檔，功能很強(qiáng)大！我自己今天從官方網(wǎng)站用CVS下載下來的，絕對(duì)是完整的 ＤＯＣ包，給大家分享一下！大家珍惜這個(gè)資源??！
上傳時(shí)間： 2014-11-16
上傳用戶：ruixue198909
最經(jīng)典的網(wǎng)絡(luò)調(diào)試工具，這個(gè)是去掉廣告的版本，實(shí)測(cè)無BUG使用流暢，連接速度快
標(biāo)簽： socket調(diào)試
上傳時(shí)間： 2022-07-21
上傳用戶：kent
一個(gè)最新的uCOS-II的GCCAVR移植版本.zip
標(biāo)簽： uCOS-II GCCAVR zip 移植
上傳時(shí)間： 2013-06-14
上傳用戶：qiao8960
變電站自動(dòng)化系統(tǒng)在我國應(yīng)用發(fā)展十多年來，為保障電網(wǎng)安全經(jīng)濟(jì)運(yùn)行發(fā)揮了重要作用。但目前也多少存在著二次接線復(fù)雜，自動(dòng)化功能獨(dú)立、堆砌，缺少集成應(yīng)用和協(xié)同操作，數(shù)據(jù)缺乏有效利用等問題。這些問題大多是由變電站整體數(shù)字化水平不高、缺乏能夠完備實(shí)現(xiàn)信息標(biāo)準(zhǔn)化和設(shè)備之間互操作的變電站通信標(biāo)準(zhǔn)造成的。 電力工業(yè)發(fā)展和市場(chǎng)化改革的深入對(duì)供電質(zhì)量和電網(wǎng)安全經(jīng)濟(jì)運(yùn)行的要求不斷提高，作為輸配電系統(tǒng)的信息源和執(zhí)行終端，變電站數(shù)字化、信息化的要求越發(fā)迫切，數(shù)字化變電站成為變電站自動(dòng)化系統(tǒng)的發(fā)展方向。電子式電流/電壓互感器、智能開關(guān)等智能化一次設(shè)備的誕生使建設(shè)數(shù)字化變電站成為可能，高速、可靠和開放的通信網(wǎng)絡(luò)以及完備的通信系統(tǒng)標(biāo)準(zhǔn)是數(shù)字化變電站實(shí)現(xiàn)的保障，特別是最新頒布的變電站通信網(wǎng)絡(luò)與系統(tǒng)的國際標(biāo)準(zhǔn)-IEC 61850為建設(shè)數(shù)字化變電站提供了全面規(guī)范。本文以IEC 61850和基于IEC 61850的數(shù)字化變電站通信網(wǎng)絡(luò)為研究對(duì)象，結(jié)合新架構(gòu)的全網(wǎng)絡(luò)化數(shù)字保護(hù)平臺(tái)與試驗(yàn)系統(tǒng)研制的具體實(shí)踐，展開專門研究，主要內(nèi)容包括： ◇ IEC 61850的理論分析①揭示了IEC 61850與數(shù)字化變電站的內(nèi)在關(guān)聯(lián)。 ②總結(jié)了IEC 61850的內(nèi)涵，通過分析說明IEC 61850不再是簡單的通信協(xié)議，更多意味的是變電站自動(dòng)化系統(tǒng)的功能建模方法。 ③歸納了IEC 61850的主要技術(shù)特征，包括功能分層的變電站、面向?qū)ο蟮男畔⒛Ｐ?、功能與通信的解耦、變電站配置語言和面向?qū)ο蟮臄?shù)據(jù)自描述等。 ④從“類”的角度入手分析了IEC 61850信息模型，指出信息模型具備了類的共性和特性。以合并單元為例，對(duì)信息模型的屬性和服務(wù)進(jìn)行了具體分析。 ◇ IEC 61850的應(yīng)用研究①從系統(tǒng)和設(shè)備兩個(gè)層面總結(jié)了實(shí)踐IEC 61850的一般步驟。 ②分析了采樣值傳輸(SVC)和通用變電站事件(GSE)2類重要的通信服務(wù)。 ③研究了核心ACSI、GOOSE、SMV、GSE管理、GSSE，時(shí)間及時(shí)間同步等通信模型的特殊通信服務(wù)映射。 ④討論了信息模型實(shí)體的構(gòu)建方法，即如何讓設(shè)備的實(shí)際功能、運(yùn)行機(jī)制和數(shù)據(jù)能夠準(zhǔn)確和完備的實(shí)現(xiàn)設(shè)備對(duì)應(yīng)信息模型的所有細(xì)節(jié)。IEC 61850沒有對(duì)實(shí)現(xiàn)標(biāo)準(zhǔn)的具體方法作出規(guī)定，這給各廠商在技術(shù)實(shí)現(xiàn)上留出了足夠的自由發(fā)揮空間。但同時(shí)我們注意到若僅在“形態(tài)”層面上實(shí)踐IEC 61850，而不顧及IEC 61850的內(nèi)涵和應(yīng)用價(jià)值，則可能無法實(shí)現(xiàn)IEC 61850的預(yù)定目標(biāo)或使IEC 61850的有益效果大打折扣。出于如此考慮，在提出3種可能的構(gòu)建方案的基礎(chǔ)上，經(jīng)過分析從中選擇出作者認(rèn)為最優(yōu)的方案，并給出了示例。 ◇基于IEC 61850的數(shù)字化變電站通信網(wǎng)絡(luò)(CNDS)的研究①在分析以太網(wǎng)介質(zhì)訪問控制方法的基礎(chǔ)上，針對(duì)標(biāo)準(zhǔn)以太網(wǎng)存在延時(shí)不確定的問題，總結(jié)了提高以太網(wǎng)實(shí)時(shí)性能的主要措施，并從中選擇出適用于CNDS的措施。 ②分析了CNDS的特征，特別是與同樣基于以太網(wǎng)的一般局域網(wǎng)的區(qū)別，針對(duì)CNDS在網(wǎng)絡(luò)可靠性和安全性等方面的特殊要求，提出了應(yīng)對(duì)措施和解決方案。 ③提出了過程子網(wǎng)和全站惟一網(wǎng)絡(luò)2種組網(wǎng)方案。通過分析各自的特點(diǎn)與實(shí)現(xiàn)難度，指出過程子網(wǎng)目前較易實(shí)現(xiàn)，而全站惟一網(wǎng)絡(luò)將憑借信息高度共享等優(yōu)勢(shì)成為CNDS的最終形態(tài)。闡述了VLAN、由交換機(jī)實(shí)現(xiàn)網(wǎng)絡(luò)冗余等組網(wǎng)技術(shù)在SAS中的應(yīng)用方法及IED自身通信冗余的實(shí)現(xiàn)方法。 ④歸納了CNDS數(shù)據(jù)流的類型和到達(dá)時(shí)間規(guī)律：建立了簡單數(shù)據(jù)流模型為表征數(shù)據(jù)流、研究數(shù)據(jù)流業(yè)務(wù)特征和分析CNDS性能提供了有用工具；分析了TcP協(xié)議及其運(yùn)行機(jī)制，提出了TcP應(yīng)用于CNDS的優(yōu)化方法。 ⑤利用OPNET網(wǎng)絡(luò)仿真技術(shù)，建立了EMAC和TCP/IP仿真節(jié)點(diǎn)模型，對(duì)以太網(wǎng)、TCP和交換式以太網(wǎng)的基本特征等進(jìn)行了仿真研究；依據(jù)CNDS實(shí)際承載的功能，建立了過程子網(wǎng)和站級(jí)網(wǎng)絡(luò)的動(dòng)態(tài)仿真模型，圍繞網(wǎng)絡(luò)延時(shí)和端到端延時(shí)等網(wǎng)絡(luò)性能指標(biāo)，對(duì)不同組網(wǎng)方式和應(yīng)用功能下的網(wǎng)絡(luò)性能進(jìn)行了考察，得出了具有普遍適用性的結(jié)論和建議，為分析解決此類問題提供了通用方法。 ◇可接入CNDS的全網(wǎng)絡(luò)化數(shù)字保護(hù)平臺(tái)與試驗(yàn)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)①闡述了一種新架構(gòu)的、能夠無縫接入CNDS并具有多種運(yùn)行方式的全網(wǎng)絡(luò)化數(shù)字保護(hù)平臺(tái)與試驗(yàn)系統(tǒng)的軟硬設(shè)計(jì)和實(shí)現(xiàn)方法。提出了適用于數(shù)字保護(hù)的RTOS多任務(wù)劃分方法。 ②以饋線保護(hù)測(cè)控裝置為例，建立了平臺(tái)的IEC 61850信息模型。以此為基礎(chǔ)，在平臺(tái)內(nèi)部實(shí)現(xiàn)了利用SMV和GOOSE報(bào)文傳輸采樣值和開入/開出信息，即實(shí)現(xiàn)了遵循IEC 61850的過程層通信，為平臺(tái)接入IEC 61850系統(tǒng)和數(shù)字化變電站做好了準(zhǔn)備。 ③進(jìn)行了保護(hù)測(cè)量功能和過程層通信試驗(yàn)，驗(yàn)證了平臺(tái)的可用性和過程層通信的可靠性，為類似設(shè)計(jì)方法在間隔層IED上的應(yīng)用提供了可信依據(jù)。
上傳時(shí)間： 2013-05-28
上傳用戶：lyy1234
現(xiàn)場(chǎng)可編程門陣列(FPGA)的發(fā)展已經(jīng)有二十多年，從最初的1200門發(fā)展到了目前數(shù)百萬門至上千萬門的單片F(xiàn)PGA芯片?，F(xiàn)在，F(xiàn)PGA已廣泛地應(yīng)用于通信、消費(fèi)類電子和車用電子類等領(lǐng)域，但國內(nèi)市場(chǎng)基本上是國外品牌的天下。 在高密度FPGA中，芯片上時(shí)鐘分布質(zhì)量變的越來越重要，時(shí)鐘延遲和時(shí)鐘偏差已成為影響系統(tǒng)性能的重要因素。目前，為了消除FPGA芯片內(nèi)的時(shí)鐘延遲，減小時(shí)鐘偏差，主要有利用延時(shí)鎖相環(huán)(DLL)和鎖相環(huán)(PLL)兩種方法，而其各自又分為數(shù)字設(shè)計(jì)和模擬設(shè)計(jì)。雖然用模擬的方法實(shí)現(xiàn)的DLL所占用的芯片面積更小，輸出時(shí)鐘的精度更高，但從功耗、鎖定時(shí)間、設(shè)計(jì)難易程度以及可復(fù)用性等多方面考慮，我們更愿意采用數(shù)字的方法來實(shí)現(xiàn)。 本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎(chǔ)，對(duì)全數(shù)字延時(shí)鎖相環(huán)(DLL)電路進(jìn)行分析研究和設(shè)計(jì)，在此基礎(chǔ)上設(shè)計(jì)出具有自主知識(shí)產(chǎn)權(quán)的模塊電路。 本文作者在一年多的時(shí)間里，從對(duì)電路整體功能分析、邏輯電路設(shè)計(jì)、晶體管級(jí)電路設(shè)計(jì)和仿真以及最后對(duì)設(shè)計(jì)好的電路仿真分析、電路的優(yōu)化等做了大量的工作，通過比較DLL與PLL、數(shù)字DLL與模擬DLL，深入的分析了全數(shù)字DLL模塊電路組成結(jié)構(gòu)和工作原理，設(shè)計(jì)出了符合指標(biāo)要求的全數(shù)字DLL模塊電路，為開發(fā)自我知識(shí)產(chǎn)權(quán)的FPGA奠定了堅(jiān)實(shí)的基礎(chǔ)。 本文先簡要介紹FPGA及其時(shí)鐘管理技術(shù)的發(fā)展，然后深入分析對(duì)比了DLL和PLL兩種時(shí)鐘管理方法的優(yōu)劣。接著詳細(xì)論述了DLL模塊及各部分電路的工作原理和電路的設(shè)計(jì)考慮，給出了全數(shù)字DLL整體架構(gòu)設(shè)計(jì)。最后對(duì)DLL整體電路進(jìn)行整體仿真分析，驗(yàn)證電路功能，得出應(yīng)用參數(shù)。在設(shè)計(jì)中，用Verilog-XL對(duì)部分電路進(jìn)行數(shù)字仿真，Spectre對(duì)進(jìn)行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。 本設(shè)計(jì)采用TSMC0.18μmCMOS工藝庫建模，設(shè)計(jì)出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動(dòng)時(shí)間為28ps，在輸入100MHz時(shí)鐘時(shí)的功耗為200MW，達(dá)到了國外同類產(chǎn)品的相應(yīng)指標(biāo)。最后完成了輸出電路設(shè)計(jì)，可以實(shí)現(xiàn)時(shí)鐘占空比調(diào)節(jié)，2倍頻，以及1.5、2、2.5、3、4、5、8、16時(shí)鐘分頻等時(shí)鐘頻率合成功能。
標(biāo)簽： FPGA 全數(shù)字 延時(shí)
上傳時(shí)間： 2013-06-10
上傳用戶：yd19890720
ARM ADS全稱為ARM Developer Suite。是ARM公司推出的新一代ARM集成開發(fā)工具。現(xiàn)在ADS的最新版本是1.2，它取代了早期的ADS1.1和ADS1.0。它除了可以安裝在Windows NT4，Windows 2000，Windows 98和Windows 95操作系統(tǒng)下，還支持Windows XP和Windows Me操作系統(tǒng)。 ADS由命令行開發(fā)工具，ARM時(shí)實(shí)庫，GUI開發(fā)環(huán)境(Code Warrior和AXD)，實(shí)用程序和支持軟件組成。 有了這些部件，用戶就可以為ARM系列的
上傳時(shí)間： 2013-04-24
上傳用戶：zhaiye
隨著各種通信系統(tǒng)數(shù)量的日益增多，為了充分地利用有限的頻譜資源，高頻譜利用率的調(diào)制技術(shù)不斷被應(yīng)用。偏移正交相移鍵控(OQPSK: Offset QuadraturePhase Shift Keying)是一種恒包絡(luò)調(diào)制技術(shù)，具有較高的頻譜利用率和功率利用率，廣泛應(yīng)用于衛(wèi)星通信系統(tǒng)和地面移動(dòng)通信系統(tǒng)。因此，對(duì)于OQPSK全數(shù)字解調(diào)技術(shù)的研究具有一定的理論價(jià)值。 本文以軟件無線電和全數(shù)字解調(diào)的相關(guān)理論為指導(dǎo)，成功設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的OQPSK全數(shù)字解調(diào)。論文介紹了OQPSK全數(shù)字接收解調(diào)原理和基于軟件無線電設(shè)計(jì)思想的全數(shù)字接收機(jī)的基本結(jié)構(gòu)，詳細(xì)闡述了當(dāng)今OQPSK數(shù)字解調(diào)中載波頻率同步、載波相位同步、時(shí)鐘同步和數(shù)據(jù)幀同步的一些常用算法，并選擇了相應(yīng)算法構(gòu)建了三種系統(tǒng)級(jí)的實(shí)現(xiàn)方案。通過MATLAB對(duì)解調(diào)方案的仿真和性能分析，確定了FPGA中的系統(tǒng)實(shí)現(xiàn)方案。在此基礎(chǔ)上，本文采用VerilogHDL硬件描述語言在Altera公司的Quartus II開發(fā)平臺(tái)上設(shè)計(jì)了同步解調(diào)系統(tǒng)中的各個(gè)模塊，還對(duì)各模塊和整個(gè)系統(tǒng)在ModelSim中進(jìn)行了時(shí)序仿真驗(yàn)證，并對(duì)設(shè)計(jì)中出現(xiàn)的問題進(jìn)行了修正。最后，經(jīng)過FPGA調(diào)試工具嵌入式邏輯分析儀SignalTapⅡ的硬件實(shí)際測(cè)試，本文對(duì)系統(tǒng)方案進(jìn)行了最終的改進(jìn)與調(diào)整。 實(shí)際測(cè)試結(jié)果表明，本文的設(shè)計(jì)最終能夠達(dá)到了預(yù)期的指標(biāo)和要求。本課題設(shè)計(jì)經(jīng)過時(shí)序和資源優(yōu)化后還可以向ASIC和系統(tǒng)級(jí)SOC轉(zhuǎn)化，以進(jìn)一步縮小系統(tǒng)體積、降低成本和提高電路的可靠性，因此具有良好的實(shí)際應(yīng)用價(jià)值。
標(biāo)簽： OQPSK FPGA 全數(shù)字 解調(diào)
上傳時(shí)間： 2013-07-14
上傳用戶：aappkkee
·T.264源代碼(基于VC開發(fā)環(huán)境 最新版本)
標(biāo)簽： nbsp 264 源代碼 VC開發(fā)環(huán)境
上傳時(shí)間： 2013-06-25
上傳用戶：zhangyi99104144
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<option id="k2a2a"></option>