1.STM32F103C8T6 最小系統(tǒng)簡介硬件資源：1、STM32F103C8 主芯片一片2、貼片8M 晶振（通過芯片內(nèi)部PLL 最高達(dá)72M）ST 官方標(biāo)準(zhǔn)參數(shù)3、LM1117-3.3V 穩(wěn)壓芯片，最大提供800mA 電流4、一路miniUSB 接口，可以給系統(tǒng)版供電，預(yù)留USB 通訊功能5、復(fù)位按鍵6、標(biāo)準(zhǔn)JTAG 下載口一個(gè)，支持JLink，STLink7、BOOT 選擇端口8、IO 擴(kuò)展排針 20pin x 29、電源指示燈1 個(gè)10、功能指示燈一個(gè)，用于驗(yàn)證IO 口基本功能11、預(yù)留串口下載接口，方便和5V 開發(fā)板連接，用串口即可下載程序12、尺寸：64mm X 36.4mm13、高性能愛普生32768Hz 晶振，價(jià)格是直插晶振的10 倍價(jià)格，易起振14、20K RAM，64K ROM ，TQFP48 封裝
標(biāo)簽： stm32f103 最小系統(tǒng)
上傳時(shí)間： 2022-07-23
上傳用戶：kingwide
本文以電機(jī)控制DSPTMS320LF2407為核心，結(jié)合相關(guān)外圍電路，運(yùn)用新型SVPWM控制方法，設(shè)計(jì)電梯專用變頻器。為了達(dá)到電梯專用變頻器大轉(zhuǎn)矩、高性能的要求，在硬件上提高系統(tǒng)的實(shí)時(shí)性、抗干擾性和高精度性；在軟件上采用新型SVPWM控制方法，以消除死區(qū)的負(fù)面影響，另外單神經(jīng)元PID控制器應(yīng)用于速度環(huán)，對速度的調(diào)節(jié)作用有明顯改善。通過軟硬件結(jié)合的方式，改善電機(jī)輸出轉(zhuǎn)矩，使電梯控制系統(tǒng)的性能得到提高。 系統(tǒng)主電路主要由三部分組成：整流部分、中間濾波部分和逆變部分，分別用6RI75G-160整流橋模塊、電解電容電路和7MBP50RA120IPM模塊實(shí)現(xiàn)。并設(shè)計(jì)有起動(dòng)時(shí)防止沖擊電流的保護(hù)電路，以及防止過壓、欠壓的保護(hù)電路。其中，對逆變模塊IPM的驅(qū)動(dòng)控制是控制電路的核心，也是系統(tǒng)實(shí)現(xiàn)的主要部分。控制電路以DSP為核心，由IPM驅(qū)動(dòng)隔離控制電路、轉(zhuǎn)速位置檢測電路、電流檢測電路、電源電路、顯示電路和鍵盤電路組成。對IPM驅(qū)動(dòng)、隔離、控制的效果，直接影響系統(tǒng)的性能，反映了變頻器的性能，所以這部分是改善變頻器性能的關(guān)鍵部分。另外，本課題擬定的被控對象是永磁同步電動(dòng)機(jī)(PMSM)，要對系統(tǒng)實(shí)現(xiàn)SVPWM控制，依賴于轉(zhuǎn)子位置的準(zhǔn)確、實(shí)時(shí)檢測，只有這樣，才能實(shí)現(xiàn)正確的矢量變換，準(zhǔn)確的輸出PWM脈沖，使合成矢量的方向與磁場方向保持實(shí)時(shí)的垂直，達(dá)到良好的控制性能，因此，轉(zhuǎn)子位置檢測是提高變頻器性能的一個(gè)重要環(huán)節(jié)。 系統(tǒng)采用的控制方式是SVPWM控制。本文從SVPWM原理入手，分析了死區(qū)時(shí)間對SVPWM控制的負(fù)面作用，采用了一種新型SVPWM控制方法，它將SVPWM的180度導(dǎo)通型和120度導(dǎo)通型結(jié)合起來，從而達(dá)到既可以消除死區(qū)影響，又可以提高電源利用率的目的。另外，在速度調(diào)節(jié)環(huán)節(jié)，采用單神經(jīng)元PID控制器，通過反復(fù)的仿真證明，在調(diào)速比不是很大的情況下，其對速度環(huán)的調(diào)節(jié)作用明顯優(yōu)于傳統(tǒng)PID控制器。 通過實(shí)驗(yàn)證明，系統(tǒng)基本上達(dá)到高性能的控制要求，適合于電梯控制系統(tǒng)。
上傳時(shí)間： 2013-05-21
上傳用戶：trepb001
在過去的十幾年間，F(xiàn)PGA取得了驚人的發(fā)展：集成度已達(dá)到1000萬等效門、速度可達(dá)到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時(shí)鐘的分布質(zhì)量就變得越來越重要。時(shí)鐘延時(shí)和時(shí)鐘相位偏移已成為影響系統(tǒng)性能的重要因素。現(xiàn)在，解決時(shí)鐘延時(shí)問題主要使用時(shí)鐘延時(shí)補(bǔ)償電路。 為了消除FPGA芯片內(nèi)的時(shí)鐘延時(shí)，減小時(shí)鐘偏差，本文設(shè)計(jì)了內(nèi)置于FPGA芯片中的延遲鎖相環(huán)，采用一種全數(shù)字的電路結(jié)構(gòu)，將傳統(tǒng)DLL中的用模擬方式實(shí)現(xiàn)的環(huán)路濾波器和壓控延遲鏈改進(jìn)為數(shù)字方式實(shí)現(xiàn)的時(shí)鐘延遲測量電路，和延時(shí)補(bǔ)償調(diào)整電路，配合特定的控制邏輯電路，完成時(shí)鐘延時(shí)補(bǔ)償。在輸入時(shí)鐘頻率不變的情況下，只需一次調(diào)節(jié)過程即可完成輸入輸出時(shí)鐘的同步，鎖定時(shí)間較短，噪聲不會(huì)積累，抗干擾性好。 在Smic0.18um工藝下，設(shè)計(jì)出的時(shí)鐘延時(shí)補(bǔ)償電路工作頻率范圍從25MHz到300MHz，最大抖動(dòng)時(shí)間為35ps，鎖定時(shí)間為13個(gè)輸入時(shí)鐘周期。另外，完成了時(shí)鐘相移電路的設(shè)計(jì)，實(shí)現(xiàn)可編程相移，為用戶提供與輸入時(shí)鐘同頻的相位差為90度，180度，270度的相移時(shí)鐘；時(shí)鐘占空比調(diào)節(jié)電路的設(shè)計(jì)，實(shí)現(xiàn)可編程占空比，可以提供占空比為50/50的時(shí)鐘信號；時(shí)鐘分頻電路的設(shè)計(jì)，實(shí)現(xiàn)頻率分頻，提供1.5，2，2.5，3，4，5，8，16分頻時(shí)鐘。
標(biāo)簽： FPGA 應(yīng)用于 全數(shù)字 鎖相環(huán)
上傳時(shí)間： 2013-07-06
上傳用戶：LouieWu
LM324是四運(yùn)放集成電路,它采用14腳雙列直插塑料封裝,外形如圖所示。它的內(nèi)部包含四組形式完全相同的運(yùn)算放大器, 除電源共用外,四組運(yùn)放相互獨(dú)立。每一組運(yùn)算放大器可用圖1所示的符號來表示,它有5個(gè)引出腳,其中“+”、“-”為兩個(gè)信號輸入端,“V+”、“V-”為正、負(fù)電源端,“Vo”為輸出端。兩個(gè)信號輸入端中,Vi-（-）為反相輸入端,表示運(yùn)放輸出端Vo的信號與該輸入端的位相反;Vi+（+）為同相輸入端,表示運(yùn)放輸出端Vo的信號與該輸入端的相位相同。
標(biāo)簽： 324 LM 運(yùn)算放大器 應(yīng)用電路
上傳時(shí)間： 2013-04-24
上傳用戶：eddy77
1,電路板插件，浸錫，切腳的方法 1.制板(往往找專門制板企業(yè)制作，圖紙由自己提供)并清潔干凈。 2.插橫插、直插小件，如1/4W的電阻、電容、電感等等貼近電路板的小尺寸元器件。 3.插大、中等尺寸的元器件，如470μ電解電容和火牛。 4.插IC，如貼片IC可在第一步焊好。 原則上來說將元器件由低至高、由小至大地安排插件順序，其中高低原則優(yōu)先于水平尺寸原則。 若手工焊接，則插件時(shí)插一個(gè)焊一個(gè)。若過爐的話直接按錫爐操作指南操作即可。 切腳可選擇手工剪切也可用專門的切腳機(jī)處理，基本工藝要求就是剛好將露出錫包部分切除即可。 若你是想開廠進(jìn)行規(guī)模生產(chǎn)的話，那么還是建議先熟讀掌握相關(guān)國家和行業(yè)標(biāo)準(zhǔn)為好，否則你辛苦做出的產(chǎn)品會(huì)無人問津的。而且掌握標(biāo)準(zhǔn)的過程也可以幫助你對制作電路板流程進(jìn)行制訂和排序。 最后強(qiáng)烈建議你先找個(gè)電子廠進(jìn)去偷師一番，畢竟眼見為實(shí)嘛。
標(biāo)簽： 電路板插件 流程 注意事項(xiàng)
上傳時(shí)間： 2013-11-14
上傳用戶：asdfasdfd
阻抗匹配 阻抗匹配（Impedance matching）是微波電子學(xué)里的一部分，主要用于傳輸線上，來達(dá)至所有高頻的微波信號皆能傳至負(fù)載點(diǎn)的目的，不會(huì)有信號反射回來源點(diǎn)，從而提升能源效益。 大體上，阻抗匹配有兩種，一種是透過改變阻抗力（lumped-circuit matching），另一種則是調(diào)整傳輸線的波長（transmission line matching）。 要匹配一組線路，首先把負(fù)載點(diǎn)的阻抗值，除以傳輸線的特性阻抗值來歸一化，然后把數(shù)值劃在史密夫圖表上。 把電容或電感與負(fù)載串聯(lián)起來，即可增加或減少負(fù)載的阻抗值，在圖表上的點(diǎn)會(huì)沿著代表實(shí)數(shù)電阻的圓圈走動(dòng)。如果把電容或電感接地，首先圖表上的點(diǎn)會(huì)以圖中心旋轉(zhuǎn)180度，然后才沿電阻圈走動(dòng)，再沿中心旋轉(zhuǎn)180度。重覆以上方法直至電阻值變成1，即可直接把阻抗力變?yōu)榱阃瓿善ヅ洹！ ∮韶?fù)載點(diǎn)至來源點(diǎn)加長傳輸線，在圖表上的圓點(diǎn)會(huì)沿著圖中心以逆時(shí)針方向走動(dòng)，直至走到電阻值為1的圓圈上，即可加電容或電感把阻抗力調(diào)整為零，完成匹配.........
標(biāo)簽： 阻抗匹配
上傳時(shí)間： 2013-11-13
上傳用戶：ddddddos
模塊電源的電氣性能是通過一系列測試來呈現(xiàn)的，下列為一般的功能性測試項(xiàng)目，詳細(xì)說明如下： 電源調(diào)整率(Line Regulation) 負(fù)載調(diào)整率(Load Regulation) 綜合調(diào)整率(Conmine Regulation) 輸出漣波及雜訊(Ripple & Noise) 輸入功率及效率(Input Power, Efficiency) 動(dòng)態(tài)負(fù)載或暫態(tài)負(fù)載(Dynamic or Transient Response) 起動(dòng)(Set-Up)及保持(Hold-Up)時(shí)間 常規(guī)功能(Functions)測試 1. 電源調(diào)整率 電源調(diào)整率的定義為電源供應(yīng)器于輸入電壓變化時(shí)提供其穩(wěn)定輸出電壓的能力。測試步驟如下：于待測電源供應(yīng)器以正常輸入電壓及負(fù)載狀況下熱機(jī)穩(wěn)定后，分別于低輸入電壓(Min)，正常輸入電壓(Normal)，及高輸入電壓(Max)下測量并記錄其輸出電壓值。 電源調(diào)整率通常以一正常之固定負(fù)載(Nominal Load)下，由輸入電壓變化所造成其輸出電壓偏差率(deviation)的百分比，如下列公式所示： [Vo(max)-Vo(min)] / Vo(normal) 2. 負(fù)載調(diào)整率 負(fù)載調(diào)整率的定義為開關(guān)電源于輸出負(fù)載電流變化時(shí)，提供其穩(wěn)定輸出電壓的能力。測試步驟如下：于待測電源供應(yīng)器以正常輸入電壓及負(fù)載狀況下熱機(jī)穩(wěn)定后，測量正常負(fù)載下之輸出電壓值，再分別于輕載(Min)、重載(Max)負(fù)載下，測量并記錄其輸出電壓值(分別為Vo(max)與Vo(min))，負(fù)載調(diào)整率通常以正常之固定輸入電壓下，由負(fù)載電流變化所造成其輸出電壓偏差率的百分比，如下列公式所示： [Vo(max)-Vo(min)] / Vo(normal) 3. 綜合調(diào)整率 綜合調(diào)整率的定義為電源供應(yīng)器于輸入電壓與輸出負(fù)載電流變化時(shí)，提供其穩(wěn)定輸出電壓的能力。這是電源調(diào)整率與負(fù)載調(diào)整率的綜合，此項(xiàng)測試系為上述電源調(diào)整率與負(fù)載調(diào)整率的綜合，可提供對電源供應(yīng)器于改變輸入電壓與負(fù)載狀況下更正確的性能驗(yàn)證。 綜合調(diào)整率用下列方式表示：于輸入電壓與輸出負(fù)載電流變化下，其輸出電壓之偏差量須于規(guī)定之上下限電壓范圍內(nèi)(即輸出電壓之上下限絕對值以內(nèi))或某一百分比界限內(nèi)。 4. 輸出雜訊 輸出雜訊(PARD)系指于輸入電壓與輸出負(fù)載電流均不變的情況下，其平均直流輸出電壓上的周期性與隨機(jī)性偏差量的電壓值。輸出雜訊是表示在經(jīng)過穩(wěn)壓及濾波后的直流輸出電壓上所有不需要的交流和噪聲部份(包含低頻之50/60Hz電源倍頻信號、高于20 KHz之高頻切換信號及其諧波，再與其它之隨機(jī)性信號所組成))，通常以mVp-p峰對峰值電壓為單位來表示。 一般的開關(guān)電源的規(guī)格均以輸出直流輸出電壓的1%以內(nèi)為輸出雜訊之規(guī)格，其頻寬為20Hz到20MHz。電源實(shí)際工作時(shí)最惡劣的狀況(如輸出負(fù)載電流最大、輸入電源電壓最低等)，若電源供應(yīng)器在惡劣環(huán)境狀況下，其輸出直流電壓加上雜訊后之輸出瞬時(shí)電壓，仍能夠維持穩(wěn)定的輸出電壓不超過輸出高低電壓界限情形，否則將可能會(huì)導(dǎo)致電源電壓超過或低于邏輯電路(如TTL電路)之承受電源電壓而誤動(dòng)作，進(jìn)一步造成死機(jī)現(xiàn)象。 同時(shí)測量電路必須有良好的隔離處理及阻抗匹配，為避免導(dǎo)線上產(chǎn)生不必要的干擾、振鈴和駐波，一般都采用雙同軸電纜并以50Ω于其端點(diǎn)上，并使用差動(dòng)式量測方法(可避免地回路之雜訊電流)，來獲得正確的測量結(jié)果。 5. 輸入功率與效率 電源供應(yīng)器的輸入功率之定義為以下之公式： True Power = Pav(watt) = Vrms x Arms x Power Factor 即為對一周期內(nèi)其輸入電壓與電流乘積之積分值，需注意的是Watt≠VrmsArms而是Watt=VrmsArmsxP.F.，其中P.F.為功率因素(Power Factor)，通常無功率因素校正電路電源供應(yīng)器的功率因素在0.6～0.7左右，其功率因素為1～0之間。 電源供應(yīng)器的效率之定義為為輸出直流功率之總和與輸入功率之比值。效率提供對電源供應(yīng)器正確工作的驗(yàn)證，若效率超過規(guī)定范圍，即表示設(shè)計(jì)或零件材料上有問題，效率太低時(shí)會(huì)導(dǎo)致散熱增加而影響其使用壽命。 6. 動(dòng)態(tài)負(fù)載或暫態(tài)負(fù)載 一個(gè)定電壓輸出的電源，于設(shè)計(jì)中具備反饋控制回路，能夠?qū)⑵漭敵鲭妷哼B續(xù)不斷地維持穩(wěn)定的輸出電壓。由于實(shí)際上反饋控制回路有一定的頻寬，因此限制了電源供應(yīng)器對負(fù)載電流變化時(shí)的反應(yīng)。若控制回路輸入與輸出之相移于增益(Unity Gain)為1時(shí)，超過180度，則電源供應(yīng)器之輸出便會(huì)呈現(xiàn)不穩(wěn)定、失控或振蕩之現(xiàn)象。實(shí)際上，電源供應(yīng)器工作時(shí)的負(fù)載電流也是動(dòng)態(tài)變化的，而不是始終維持不變(例如硬盤、軟驅(qū)、CPU或RAM動(dòng)作等)，因此動(dòng)態(tài)負(fù)載測試對電源供應(yīng)器而言是極為重要的。可編程序電子負(fù)載可用來模擬電源供應(yīng)器實(shí)際工作時(shí)最惡劣的負(fù)載情況，如負(fù)載電流迅速上升、下降之斜率、周期等，若電源供應(yīng)器在惡劣負(fù)載狀況下，仍能夠維持穩(wěn)定的輸出電壓不產(chǎn)生過高激(Overshoot)或過低(Undershoot)情形，否則會(huì)導(dǎo)致電源之輸出電壓超過負(fù)載組件(如TTL電路其輸出瞬時(shí)電壓應(yīng)介于4.75V至5.25V之間，才不致引起TTL邏輯電路之誤動(dòng)作)之承受電源電壓而誤動(dòng)作，進(jìn)一步造成死機(jī)現(xiàn)象。 7. 啟動(dòng)時(shí)間與保持時(shí)間 啟動(dòng)時(shí)間為電源供應(yīng)器從輸入接上電源起到其輸出電壓上升到穩(wěn)壓范圍內(nèi)為止的時(shí)間，以一輸出為5V的電源供應(yīng)器為例，啟動(dòng)時(shí)間為從電源開機(jī)起到輸出電壓達(dá)到4.75V為止的時(shí)間。 保持時(shí)間為電源供應(yīng)器從輸入切斷電源起到其輸出電壓下降到穩(wěn)壓范圍外為止的時(shí)間，以一輸出為5V的電源供應(yīng)器為例，保持時(shí)間為從關(guān)機(jī)起到輸出電壓低于4.75V為止的時(shí)間，一般值為17ms或20ms以上，以避免電力公司供電中于少了半周或一周之狀況下而受影響。 8. 其它 在電源具備一些特定保護(hù)功能的前提下，還需要進(jìn)行保護(hù)功能測試，如過電壓保護(hù)(OVP)測試、短路保護(hù)測試、過功保護(hù)等
標(biāo)簽： 模塊電源 參數(shù) 指標(biāo) 測試方法
上傳時(shí)間： 2013-10-22
上傳用戶：zouxinwang
P C B 可測性設(shè)計(jì)布線規(guī)則之建議― ― 從源頭改善可測率PCB 設(shè)計(jì)除需考慮功能性與安全性等要求外，亦需考慮可生產(chǎn)與可測試。這里提供可測性設(shè)計(jì)建議供設(shè)計(jì)布線工程師參考。1. 每一個(gè)銅箔電路支點(diǎn)，至少需要一個(gè)可測試點(diǎn)。如無對應(yīng)的測試點(diǎn)，將可導(dǎo)致與之相關(guān)的開短路不可檢出，并且與之相連的零件會(huì)因無測試點(diǎn)而不可測。2. 雙面治具會(huì)增加制作成本，且上針板的測試針定位準(zhǔn)確度差。所以Layout 時(shí)應(yīng)通過Via Hole 盡可能將測試點(diǎn)放置于同一面。這樣就只要做單面治具即可。3. 測試選點(diǎn)優(yōu)先級：A.測墊(Test Pad) B.通孔(Through Hole) C.零件腳(Component Lead) D.貫穿孔(Via Hole)(未Mask)。而對于零件腳，應(yīng)以AI 零件腳及其它較細(xì)較短腳為優(yōu)先，較粗或較長的引腳接觸性誤判多。4. PCB 厚度至少要62mil(1.35mm)，厚度少于此值之PCB 容易板彎變形，影響測點(diǎn)精準(zhǔn)度，制作治具需特殊處理。5. 避免將測點(diǎn)置于SMT 之PAD 上，因SMT 零件會(huì)偏移，故不可靠，且易傷及零件。6. 避免使用過長零件腳(>170mil(4.3mm))或過大的孔(直徑>1.5mm)為測點(diǎn)。7. 對于電池(Battery)最好預(yù)留Jumper，在ICT 測試時(shí)能有效隔離電池的影響。8. 定位孔要求：(a) 定位孔(Tooling Hole)直徑最好為125mil(3.175mm)及其以上。(b) 每一片PCB 須有2 個(gè)定位孔和一個(gè)防呆孔(也可說成定位孔,用以預(yù)防將PCB反放而導(dǎo)致機(jī)器壓破板)，且孔內(nèi)不能沾錫。(c) 選擇以對角線，距離最遠(yuǎn)之2 孔為定位孔。(d) 各定位孔(含防呆孔)不應(yīng)設(shè)計(jì)成中心對稱,即PCB 旋轉(zhuǎn)180 度角后仍能放入PCB,這樣,作業(yè)員易于反放而致機(jī)器壓破板)9. 測試點(diǎn)要求：(e) 兩測點(diǎn)或測點(diǎn)與預(yù)鉆孔之中心距不得小于50mil(1.27mm)，否則有一測點(diǎn)無法植針。以大于100mil(2.54mm)為佳，其次是75mil(1.905mm)。(f) 測點(diǎn)應(yīng)離其附近零件(位于同一面者)至少100mil，如為高于3mm 零件，則應(yīng)至少間距120mil，方便治具制作。(g) 測點(diǎn)應(yīng)平均分布于PCB 表面，避免局部密度過高，影響治具測試時(shí)測試針壓力平衡。(h) 測點(diǎn)直徑最好能不小于35mil(0.9mm)，如在上針板，則最好不小于40mil(1.00mm)，圓形、正方形均可。小于0.030”(30mil)之測點(diǎn)需額外加工，以導(dǎo)正目標(biāo)。(i) 測點(diǎn)的Pad 及Via 不應(yīng)有防焊漆(Solder Mask)。(j) 測點(diǎn)應(yīng)離板邊或折邊至少100mil。(k) 錫點(diǎn)被實(shí)踐證實(shí)是最好的測試探針接觸點(diǎn)。因?yàn)殄a的氧化物較輕且容易刺穿。以錫點(diǎn)作測試點(diǎn)，因接觸不良導(dǎo)致誤判的機(jī)會(huì)極少且可延長探針使用壽命。錫點(diǎn)尤其以PCB 光板制作時(shí)的噴錫點(diǎn)最佳。PCB 裸銅測點(diǎn)，高溫后已氧化，且其硬度高，所以探針接觸電阻變化而致測試誤判率很高。如果裸銅測點(diǎn)在SMT 時(shí)加上錫膏再經(jīng)回流焊固化為錫點(diǎn)，雖可大幅改善，但因助焊劑或吃錫不完全的緣故，仍會(huì)出現(xiàn)較多的接觸誤判。
標(biāo)簽： PCB 可測性設(shè)計(jì) 布線規(guī)則
上傳時(shí)間： 2014-01-14
上傳用戶：cylnpy
單片機(jī)基礎(chǔ)知識(shí)單片機(jī)的外部結(jié)構(gòu)：1、 DIP40雙列直插；2、 P0，P1，P2，P3四個(gè)8位準(zhǔn)雙向I/O引腳；（作為I/O輸入時(shí)，要先輸出高電平）3、 電源VCC（PIN40）和地線GND（PIN20）；4、 高電平復(fù)位RESET（PIN9）；（10uF電容接VCC與RESET，即可實(shí)現(xiàn)上電復(fù)位）5、 內(nèi)置振蕩電路，外部只要接晶體至X1（PIN18）和X0（PIN19）；（頻率為主頻的12倍）6、 程序配置EA（PIN31）接高電平VCC；（運(yùn)行單片機(jī)內(nèi)部ROM中的程序）7、 P3支持第二功能：RXD、TXD、INT0、INT1、T0、T1 單片機(jī)內(nèi)部I/O部件：(所為學(xué)習(xí)單片機(jī)，實(shí)際上就是編程控制以下I/O部件，完成指定任務(wù))1、 四個(gè)8位通用I/O端口，對應(yīng)引腳P0、P1、P2和P3；2、 兩個(gè)16位定時(shí)計(jì)數(shù)器；（TMOD，TCON，TL0，TH0，TL1，TH1）3、 一個(gè)串行通信接口；（SCON，SBUF）4、 一個(gè)中斷控制器；（IE，IP）針對AT89C52單片機(jī)，頭文件AT89x52.h給出了SFR特殊功能寄存器所有端口的定義。教科書的160頁給出了針對MCS51系列單片機(jī)的C語言擴(kuò)展變量類型。 C語言編程基礎(chǔ)：1、 十六進(jìn)制表示字節(jié)0x5a：二進(jìn)制為01011010B；0x6E為01101110。2、 如果將一個(gè)16位二進(jìn)數(shù)賦給一個(gè)8位的字節(jié)變量，則自動(dòng)截?cái)酁榈?位，而丟掉高8位。3、 ++var表示對變量var先增一；var—表示對變量后減一。4、 x |= 0x0f;表示為 x = x | 0x0f;5、 TMOD = ( TMOD & 0xf0 ) | 0x05;表示給變量TMOD的低四位賦值0x5，而不改變TMOD的高四位。6、 While( 1 ); 表示無限執(zhí)行該語句，即死循環(huán)。語句后的分號表示空循環(huán)體，也就是{;}第一章 單片機(jī)最小應(yīng)用系統(tǒng)：單片機(jī)最小系統(tǒng)的硬件原理接線圖：1、 接電源：VCC（PIN40）、GND（PIN20）。加接退耦電容0.1uF2、 接晶體：X1（PIN18）、X2（PIN19）。注意標(biāo)出晶體頻率（選用12MHz），還有輔助電容30pF3、 接復(fù)位：RES（PIN9）。接上電復(fù)位電路，以及手動(dòng)復(fù)位電路，分析復(fù)位工作原理4、 接配置：EA（PIN31）。說明原因。第二章 基本I/O口的應(yīng)用第三章 顯示驅(qū)動(dòng)第七章 串行接口應(yīng)用
標(biāo)簽： 單片機(jī)
上傳時(shí)間： 2013-10-30
上傳用戶：athjac
富士通FM3產(chǎn)品介紹 FM3在變頻家電的應(yīng)用 FM3-富士通180度變頻空調(diào)方案簡介及特性
上傳時(shí)間： 2013-11-15
上傳用戶：lwq11
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
