圖書－電子技術(shù)學(xué)習(xí)方法和分析思路輕松入門，很不錯(cuò)的一本書，對(duì)電路分析很有用的。
上傳時(shí)間： 2013-05-16
上傳用戶：lixinxiang
十多年來，隨著信息技術(shù)、電子技術(shù)和通訊技術(shù)的發(fā)展，嵌入式系統(tǒng)已經(jīng)獲得了空前的應(yīng)用和發(fā)展。隨著嵌入式應(yīng)用系統(tǒng)功能復(fù)雜度的提高、對(duì)軟件產(chǎn)品的非功能約束的特別關(guān)注以及由于市場(chǎng)的激烈競(jìng)爭(zhēng)導(dǎo)致嵌入式軟件推出周期的縮短，都使得嵌入式軟件開發(fā)人員面臨著嚴(yán)峻的危機(jī)和挑戰(zhàn)。傳統(tǒng)的結(jié)構(gòu)化開發(fā)方法已經(jīng)顯得力不從心，于是嵌入式軟件開發(fā)人員在軟件開發(fā)中引入了目前較為流行的“面向?qū)ο蠓椒?OO)”，．但是目前對(duì)該方法的應(yīng)用還只是停留在傳統(tǒng)的以編程為中心的嵌入式軟件開發(fā)方法上，不能很好地保證軟件復(fù)用和代碼的重用，因此難以滿足市場(chǎng)對(duì)嵌入式軟件開發(fā)效率和開發(fā)質(zhì)量的要求。 本課題的研究內(nèi)容是應(yīng)用面向?qū)ο蠓椒ǖ目蚣芗夹g(shù)，對(duì)嵌入式系統(tǒng)領(lǐng)域的專有結(jié)構(gòu)組件進(jìn)行封裝，創(chuàng)新性地提出了面向嵌入式系統(tǒng)領(lǐng)域的通用實(shí)時(shí)框架ARTIC(Abstract real-time contrO1)。ARTIC框架除了具有框架的共有優(yōu)點(diǎn)一最大限度實(shí)現(xiàn)軟件重用外，最突出的是具備以下兩個(gè)特點(diǎn)： 1、功能和非功能的分離 在應(yīng)用面向?qū)ο蟮募夹g(shù)時(shí)，傳統(tǒng)的嵌入式軟件開發(fā)方法關(guān)注的重點(diǎn)是軟件結(jié)構(gòu)和功能分解，、忽略了嵌入式環(huán)境下特殊的非功能性要求。為了在實(shí)現(xiàn)系統(tǒng)功能需求的同時(shí)，保證軟件系統(tǒng)的非功能性需求的實(shí)現(xiàn)，ARTIC框架引入了面向方面的思想，、把系統(tǒng)的非功能性需求從功能模塊中分離出來，為它們單獨(dú)設(shè)計(jì)組件。開發(fā)人員在應(yīng)用該框架進(jìn)行嵌入式軟件設(shè)計(jì)時(shí)，只需要關(guān)注功能需求的實(shí)現(xiàn)，對(duì)于實(shí)時(shí)性、調(diào)度等非功能需求的實(shí)現(xiàn)可以通過調(diào)用ARTIC提供的時(shí)間管理模型和任務(wù)調(diào)度模型直接實(shí)現(xiàn)。 2、基于狀態(tài)機(jī)的主動(dòng)對(duì)象設(shè)計(jì)模式 根據(jù)嵌入式系統(tǒng)通常由多個(gè)控制線程組成的特點(diǎn)，應(yīng)用基于狀態(tài)機(jī)的主動(dòng)對(duì)象設(shè)計(jì)模式，把嵌入式軟件系統(tǒng)構(gòu)建成多個(gè)主動(dòng)對(duì)象的緝合。相對(duì)于傳統(tǒng)的面向?qū)ο蠓椒ǎ疚奶岢龅闹鲃?dòng)對(duì)象的最大特點(diǎn)在于：它提供對(duì)事件隊(duì)列、控制線程和表示主動(dòng)對(duì)象動(dòng)態(tài)行為狀態(tài)機(jī)等的封裝，并且該模式可以直接支持嵌入式系統(tǒng)的并行性。 ARTIC框架的應(yīng)用能夠幫助嵌入式軟件的開發(fā)人員快速地開發(fā)出高質(zhì)量的嵌入式軟件，除此之外，因?yàn)樗艘粋€(gè)微小的實(shí)時(shí)操作系統(tǒng)(RTOS) 報(bào)包裝，在某些場(chǎng)合可以作為一個(gè)簡易的RTOS使用。為了驗(yàn)證ARTIC的性能，本文將該框架應(yīng)用于硬幣搬送實(shí)時(shí)控制系統(tǒng)的開發(fā)設(shè)計(jì)，從該系統(tǒng)的應(yīng)用中充分體現(xiàn)了ARTIC框架的優(yōu)點(diǎn)。
標(biāo)簽： 嵌入式系統(tǒng) 軟件開發(fā)
上傳時(shí)間： 2013-06-21
上傳用戶：cxl274287265
高性能ADC產(chǎn)品的出現(xiàn)，給混合信號(hào)測(cè)試領(lǐng)域帶來前所未有的挑戰(zhàn)。并行ADC測(cè)試方案實(shí)現(xiàn)了多個(gè)ADC測(cè)試過程的并行化和實(shí)時(shí)化，減少了單個(gè)ADC的平均測(cè)試時(shí)間，從而降低ADC測(cè)試成本。 本文實(shí)現(xiàn)了基于FPGA的ADC并行測(cè)試方法。在閱讀相關(guān)文獻(xiàn)的基礎(chǔ)上，總結(jié)了常用ADC參數(shù)測(cè)試方法和測(cè)試流程。使用FPGA實(shí)現(xiàn)時(shí)域參數(shù)評(píng)估算法和頻域參數(shù)評(píng)估算法，并對(duì)2個(gè)ADC在不同樣本數(shù)條件下進(jìn)行并行測(cè)試。 通過在FPGA內(nèi)部實(shí)現(xiàn)ADC測(cè)試時(shí)域算法和頻域算法相結(jié)合的方法來搭建測(cè)試系統(tǒng)，完成音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測(cè)試時(shí)域算法和頻域算法的FPGA實(shí)現(xiàn)。整個(gè)測(cè)試系統(tǒng)使用Angilent 33220A任意信號(hào)發(fā)生器提供模擬激勵(lì)信號(hào)，共用一個(gè)FPGA內(nèi)部實(shí)現(xiàn)的采樣時(shí)鐘控制模塊。并行測(cè)試系統(tǒng)將WM8731.L片內(nèi)的兩個(gè)獨(dú)立ADC的串行輸出數(shù)據(jù)分流成左右兩通道，并對(duì)其進(jìn)行串并轉(zhuǎn)換。然后對(duì)左右兩個(gè)通道分別配置一個(gè)FFT算法模塊和時(shí)域算法模塊，并行地實(shí)現(xiàn)了ADC參數(shù)的評(píng)估算法。 在樣本數(shù)分別為128和4096的實(shí)驗(yàn)條件下，對(duì)WM8731L片內(nèi)2個(gè)被測(cè).ADC并行地進(jìn)行參數(shù)評(píng)估，被測(cè)參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號(hào)與噪聲諧波失真比SINAD、總諧波失真THD等5個(gè)常用參數(shù)。實(shí)驗(yàn)結(jié)果表明，通過在FPGA內(nèi)配置2個(gè)獨(dú)立的參數(shù)計(jì)算模塊，可并行地實(shí)現(xiàn)對(duì)2個(gè)相同ADC的參數(shù)評(píng)估，減小單個(gè)ADC的平均測(cè)試時(shí)間。 FPGA片內(nèi)實(shí)時(shí)評(píng)估算法的實(shí)現(xiàn)節(jié)省了測(cè)試樣本傳輸至自動(dòng)測(cè)試機(jī)PC端的時(shí)間。而且只需將HDL代碼多次復(fù)制，就可實(shí)現(xiàn)多個(gè)被測(cè)ADC在同一時(shí)刻并行地被評(píng)估，配置靈活。基于FPGA的ADC并行測(cè)試方法易于實(shí)現(xiàn)，具有可行性，但由于噪聲的影響，測(cè)試精度有待進(jìn)一步提高。該方法可用于自動(dòng)測(cè)試機(jī)的混合信號(hào)選項(xiàng)卡或測(cè)試子系統(tǒng)。 關(guān)鍵詞：ADC測(cè)試；并行；參數(shù)評(píng)估；FPGA；FFT
上傳時(shí)間： 2013-07-11
上傳用戶：tdyoung
隨著圖像處理技術(shù)的不斷發(fā)展，圖像處理技術(shù)在國民經(jīng)濟(jì)和社會(huì)生活的各個(gè)方面都得到了廣泛的運(yùn)用。與此同時(shí)，人們對(duì)圖像處理的要求也越來越高。傳統(tǒng)的數(shù)字圖像處理器件主要有專用集成芯片（Application Specific Integrated Circuit）和數(shù)字信號(hào)處理器（Digital Signal Process）。進(jìn)入20世紀(jì)以來，伴隨著半導(dǎo)體技術(shù)的發(fā)展，現(xiàn)場(chǎng)可編程門陣列FPGA以其應(yīng)用靈活、集成度高、功能強(qiáng)大、設(shè)計(jì)周期短、開發(fā)成本低的特點(diǎn)，越來越多地被應(yīng)用在圖像處理領(lǐng)域。大量實(shí)踐證明，F(xiàn)PGA的并行處理能力與流水線作業(yè)能顯著地提高圖像處理的速度，因此基于FPGA的圖像處理系統(tǒng)有著廣闊的發(fā)展前景。 本文研究的是一個(gè)在嵌入式視頻監(jiān)控系統(tǒng)下的圖像預(yù)處理子系統(tǒng)。首先實(shí)現(xiàn)了一個(gè)通用可重復(fù)配置的圖像處理算法研究硬件平臺(tái)，完成圖像的采集、接收、處理、存儲(chǔ)、輸出等功能。由于FPGA本身具有完全的可重復(fù)配置性，所以該架構(gòu)的硬件平臺(tái)可以很方便的升級(jí)和重復(fù)配置。其次在該平臺(tái)上，本文使用Verilog HDL硬件語言在FPGA芯片上實(shí)現(xiàn)了多種圖像預(yù)處理算法。在實(shí)現(xiàn)過程中，為了充分發(fā)揮FPGA在并行處理方面的強(qiáng)大功能，本文對(duì)算法做了一定的改進(jìn)，使其盡量能使用并行處理的方式來完成。實(shí)驗(yàn)結(jié)果表明，本圖像預(yù)處理系統(tǒng)能在毫秒級(jí)高速地完成多種圖像算法，完全能夠滿足視頻監(jiān)控系統(tǒng)50幀/秒的輸出要求。 最后根據(jù)視頻監(jiān)控系統(tǒng)在實(shí)際運(yùn)用中出現(xiàn)的噪聲類型多樣化的情況，我們?cè)O(shè)計(jì)了一種基于反饋理論的圖像處理效果控制模塊。該模塊能通過對(duì)處理后圖像峰值信噪比（PSNR）的分析，控制FPGA對(duì)下一幅圖像的噪聲采用更有針對(duì)性的圖像處理方法。
上傳時(shí)間： 2013-05-20
上傳用戶：gundamwzc
Linux內(nèi)核在S3C2440上移植的方法
標(biāo)簽： S3C2440 Linux 內(nèi)核
上傳時(shí)間： 2013-07-12
上傳用戶：WANGLIANPO
在圖像處理、數(shù)據(jù)傳輸、雷達(dá)接收等現(xiàn)代信號(hào)處理領(lǐng)域，對(duì)信號(hào)處理的穩(wěn)定性、實(shí)時(shí)性和靈活性都有很高的要求。FIR數(shù)字濾波器因其線性相位特性滿足了現(xiàn)代信號(hào)處理領(lǐng)域?qū)V波器的高性能要求，成為應(yīng)用最廣泛的數(shù)字濾波器之一。高密度的FPGA兼顧實(shí)時(shí)性和靈活性，為FIR數(shù)字濾波器的實(shí)現(xiàn)提供了強(qiáng)大的硬件支持。 現(xiàn)今FIR數(shù)字濾波器的FPGA實(shí)現(xiàn)方法中最常用的是基于DA的實(shí)現(xiàn)方法和基于CSD編碼的實(shí)現(xiàn)方法，本文對(duì)這兩種實(shí)現(xiàn)方法進(jìn)行了深入的探討，并進(jìn)行了一定的改進(jìn)。本論文所做的主要工作和創(chuàng)新如下： 1、對(duì)FIR數(shù)字濾波器的硬件實(shí)現(xiàn)方法進(jìn)行了理論研究，其中著重對(duì)并行FIR數(shù)字濾波器的實(shí)現(xiàn)方法進(jìn)行了深入探討并提出了一個(gè)改進(jìn)的實(shí)現(xiàn)方法：基于CSD-DA的改進(jìn)實(shí)現(xiàn)方法。這個(gè)實(shí)現(xiàn)方法在一定情況下比單純的基于CSD編碼的實(shí)現(xiàn)方法和基于DA的實(shí)現(xiàn)方法都要節(jié)約芯片面積。 2、經(jīng)過電路建模和數(shù)學(xué)推導(dǎo)提出了“CSD-DA擇優(yōu)比較法”。該比較法可以從基于CSD編碼的實(shí)現(xiàn)方法、基于DA的實(shí)現(xiàn)方法以及基于CSD-DA的改進(jìn)實(shí)現(xiàn)方法中較精確的選擇出最佳實(shí)現(xiàn)方法。 3、用Cyclone EPEC6Q240C8芯片和音頻編解碼芯片TLV320AIC23B實(shí)現(xiàn)了一個(gè)可以濾除音頻信號(hào)中高頻噪聲的音頻FIR數(shù)字低通濾波器。
標(biāo)簽： FPGA FIR 數(shù)字濾波器
上傳時(shí)間： 2013-06-07
上傳用戶：zhangyi99104144
焊有元件的印制電路板在線測(cè)試是印制電路板生產(chǎn)過程中的一個(gè)重要環(huán)節(jié)，關(guān)系著整個(gè)電子產(chǎn)品的質(zhì)量。本文在深入研究國內(nèi)外印制電路板自動(dòng)測(cè)試技術(shù)的基礎(chǔ)上，結(jié)合當(dāng)前先進(jìn)的電子技術(shù)，設(shè)計(jì)出一套高性能，低價(jià)位，小體積，便于攜帶和操作的印制電路板在線測(cè)試儀。 本文設(shè)計(jì)的在線測(cè)試儀系統(tǒng)包括控制器電路、信號(hào)發(fā)生電路、信號(hào)采集電路、元件測(cè)試電路、USB通信電路和開關(guān)矩陣電路等，其中控制器電路是以FPGA可編程控制芯片為核心，負(fù)責(zé)控制下位機(jī)其它所有電路的正常工作，并實(shí)現(xiàn)與上位機(jī)間的通信。 針對(duì)模擬元件的測(cè)試，本文首先探討了對(duì)印制電路板上模擬元件測(cè)試時(shí)的隔離原理，繼而詳細(xì)闡述了電阻、電容（電感）、二極管、三極管、運(yùn)算放大器等的測(cè)試方法，并分別設(shè)計(jì)了硬件測(cè)試電路。因?yàn)闇y(cè)試時(shí)需向被測(cè)元件施加測(cè)試激勵(lì)信號(hào)，本文設(shè)計(jì)并完成了一信號(hào)發(fā)生電路，可輸出幅值可調(diào)的直流恒壓源信號(hào)和直流恒流源信號(hào)、幅值和頻率都可調(diào)的交流信號(hào)。 針對(duì)數(shù)字器件的測(cè)試，本文將數(shù)字器件分為兩種，一種為具有邊界掃描功能單元的器件，另一類為非邊界掃描器件，并分別對(duì)兩種類型的數(shù)字器件的測(cè)試原理和方法進(jìn)行了詳細(xì)的描述，在文中給出了相關(guān)的硬件測(cè)試電路圖。 本設(shè)計(jì)中，所有測(cè)試激勵(lì)信號(hào)經(jīng)測(cè)試電路后輸出的測(cè)試結(jié)果都是直流電壓信號(hào)，所以本文設(shè)計(jì)了一通用信號(hào)采集電路來完成對(duì)測(cè)試結(jié)果的取樣。本文還設(shè)計(jì)了開關(guān)矩陣電路，用于將被測(cè)印制電路板上的元件接入到測(cè)試電路中。對(duì)通信電路的設(shè)計(jì)，本文采用USB通信方式與上位機(jī)進(jìn)行有效的數(shù)據(jù)交換，并通過USB接口芯片完成了硬件電路的設(shè)計(jì)。 在軟件方面，本文采用NiosⅡ C語言完成所有軟件設(shè)計(jì)，以協(xié)助硬件部分來完成對(duì)印制電路板的測(cè)試工作。 本文已完成各部分電路試驗(yàn)及系統(tǒng)聯(lián)調(diào)，試驗(yàn)證明設(shè)計(jì)達(dá)到了項(xiàng)目預(yù)定要求。
上傳時(shí)間： 2013-08-02
上傳用戶：fywz
本研究針對(duì)目標(biāo)識(shí)別等系統(tǒng)中由于載機(jī)轉(zhuǎn)動(dòng)而使目標(biāo)圖像發(fā)生旋轉(zhuǎn)，給測(cè)量及人眼觀察帶來的影響，因此需要對(duì)目標(biāo)圖像進(jìn)行實(shí)時(shí)的反旋轉(zhuǎn)處理，對(duì)目前出現(xiàn)的消像旋技術(shù)進(jìn)行分析和比較，選擇從電子學(xué)消旋方法出發(fā)，研究圖像消像旋的方法，并給出了基于FPGA的實(shí)時(shí)消像旋系統(tǒng)的完整結(jié)構(gòu)和相應(yīng)的算法設(shè)計(jì)。 本文在對(duì)電子圖像消旋原理的深入分析的基礎(chǔ)上，設(shè)計(jì)并利用Visual C++6.0軟件仿真實(shí)現(xiàn)了一種優(yōu)化的快速旋轉(zhuǎn)算法，再利用后插值處理保證了圖像的質(zhì)量；構(gòu)建了以ACEX EP1K100為核心的數(shù)字圖像實(shí)時(shí)消像旋系統(tǒng)，利用VHDL硬件描述語言實(shí)現(xiàn)了整個(gè)消像旋算法的FPGA設(shè)計(jì)。該系統(tǒng)利用高速相機(jī)和Camera Link接口傳輸圖像，提高了系統(tǒng)的運(yùn)行速度。利用QuartusII和Matlab軟件對(duì)整個(gè)算法設(shè)計(jì)進(jìn)行混合仿真實(shí)驗(yàn)。實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)能夠成功地對(duì)采集到的灰度圖像進(jìn)行消像旋處理，旋轉(zhuǎn)后的圖像清晰穩(wěn)定，像素誤差小于一個(gè)像素，而且對(duì)于視頻信號(hào)只有一幀的延時(shí)不到20ms，達(dá)到系統(tǒng)參數(shù)要求。
上傳時(shí)間： 2013-07-04
上傳用戶：MATAIYES
介紹了10種經(jīng)典的軟件濾波方法的優(yōu)缺點(diǎn)和應(yīng)用方法
上傳時(shí)間： 2013-04-24
上傳用戶：saharawalker
隨著圖像處理技術(shù)和投影技術(shù)的不斷發(fā)展，人們對(duì)高沉浸感的虛擬現(xiàn)實(shí)場(chǎng)景提出了更高的要求，這種虛擬顯示的場(chǎng)景往往由多通道的投影儀器同時(shí)在屏幕上投影出多幅高清晰的圖像，再把這些單獨(dú)的圖像拼接在一起組成一幅大場(chǎng)景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設(shè)計(jì)為柱面屏幕，甚至是球面屏幕。當(dāng)圖像投影在柱面屏幕的時(shí)候就會(huì)發(fā)生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術(shù)。 一個(gè)大場(chǎng)景可視化系統(tǒng)由投影機(jī)、投影屏幕、圖像融合機(jī)等主要模塊組成。在虛擬現(xiàn)實(shí)應(yīng)用系統(tǒng)中，要實(shí)現(xiàn)高臨感的多屏幕無縫拼接以及曲面組合顯示，顯示系統(tǒng)還需要運(yùn)用幾何數(shù)字變形及邊緣融合等圖像處理技術(shù)，實(shí)現(xiàn)諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關(guān)鍵設(shè)備在于圖像融合機(jī)，它實(shí)時(shí)采集圖形服務(wù)器，或者PC的圖像信號(hào)，通過圖像處理模塊對(duì)圖像信息進(jìn)行幾何校正和邊緣融合，在處理完成后再送到顯示設(shè)備。 本課題提出了一種基于FPGA技術(shù)的圖像處理系統(tǒng)。該系統(tǒng)實(shí)現(xiàn)圖像數(shù)據(jù)的AiD采集、圖像數(shù)據(jù)在SRAM以及SDRAM中的存取、圖像在FPGA內(nèi)部的DSP運(yùn)算以及圖像數(shù)據(jù)的D/A輸出。系統(tǒng)設(shè)計(jì)的核心部分在于系統(tǒng)的控制以及數(shù)字信號(hào)的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語言在FPGA內(nèi)部設(shè)計(jì)了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統(tǒng)中設(shè)計(jì)了一個(gè)ARM處理器模塊，用于上電時(shí)對(duì)系統(tǒng)在圖像變化處理時(shí)所需參數(shù)進(jìn)行傳遞，并能實(shí)時(shí)從上位機(jī)更新參數(shù)。該設(shè)計(jì)在提高了系統(tǒng)性能的同時(shí)也便于系統(tǒng)擴(kuò)展。 本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法，接著提出了系統(tǒng)的設(shè)計(jì)方案及模塊劃分，然后圍繞FPGA的設(shè)計(jì)介紹了SDRAM控制器的設(shè)計(jì)方法，最后介紹了ARM處理器的接口及外圍電路的設(shè)計(jì)。
上傳時(shí)間： 2013-04-24
上傳用戶：ynsnjs
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
