/** * 動態數組的模板類 * 1.支持字符索引 * 2.方便的添加刪除修改任意一項 * 最后更新 2004-8-9 yzh **1.優化了字符索引的運作方式，使用數組存儲 **2.重寫了底層數據的存儲，將連續性的存儲方式改為了非連續, *** 從而很好有效地支持了“引用”,并且讓數據的刪除增加變的更為快速 * 用法如： * YCArray<int,int> test * test.Add("Number2",4) * test.Add("Number1",2) * printf("%d %d",test["Number1"],test["Number2"]) * 顯示： * 2 4 ******* ******* History: 2004-11-19 修改了析構函數,解決了索引沒有釋放的bug **/
上傳時間： 2015-04-09
上傳用戶：我干你啊
jsp學習 jsp編程白例源代碼此部分是指文件夾名為第1～9章中的內容（如表1），這些是書中介紹JSP相關知識的源代碼。文件的命名規則與書中相應源代碼文件名一致。讀者可將相關文件夾（如ch2）拷貝到Tomcat服務器安裝目錄的子目錄webapps下，并啟動Tomcat服務器，在瀏覽器中瀏覽網頁。
上傳時間： 2013-12-05
上傳用戶：zm7516678
數獨求解 每行和每列和每小格為1到9的數字,用程序求解的算發.
上傳時間： 2013-12-26
上傳用戶：牧羊人8920
linux下的開發庫minigui的演示程序1.6.9
上傳時間： 2014-01-18
上傳用戶：13517191407
十二、軟件問題報告 1．登記號 1 2．登記日期 1 3．問題發現日期 1 4．活動 2 5．狀態 2 6．報告人 2 7．問題屬于什么方面 2 8．模塊/子系統 2 9．修訂版本號 2 10．磁帶 2 11．數據庫 2 12．文件號 2 13．測試用例 2 14．硬件 2 15．問題描述/影響 2 16．附注 2
上傳時間： 2015-08-08
上傳用戶：xzt
十三、軟件修改報告 1．登記號 1 2．登記日期 1 3．時間 2 4．報告人 2 5．子系統名 2 6．模塊名 2 7．“軟件修改報告”的編號 2 8．修改 2 9．修改描述 2 10．批準人 2 11．語句類型 2 12．程序名 2 13．老修訂版 2 14．新修訂版 2 15．數據庫 2 16．數據庫修改報告 2 17．文件 2 18．文件更新 2 19．修改是否已測試 2 20．“軟件問題報告”是否給出問題的準確描述 2 21．問題注釋 2 22．問題源 2 23．資源 2
上傳時間： 2015-08-08
上傳用戶：qunquan
一、綜述 3 1.1. 建設背景 3 1.2. 系統建設的必要性 6 1.3. 系統建設目標 9 二、需求及技術可行性分析 11 2.1. 用戶需求分析 11 2.2. 技術可行性分析 13 2.2.1. Internet信息服務 13 2.2.2. 地理信息系統(GIS) 15 2.2.3. 基于WEB的地理信息系統 18 2.2.4. 推薦的技術、應用和營運策略 19 三、系統總體設計 21 3.1. 系統目標和設計原則 21 3.1.1. 系統目標 21 3.1.2. 設計原則 22 3.2. 系統分析 24 3.2.1. 網絡基礎設施分析 24 3.2.2. 基于WEB的GIS技術分析 25 3.3. 系統功能 27 3.3.1. 系統功能層次結構 28 3.3.2. 用戶端功能設計 29
上傳時間： 2014-09-02
上傳用戶：huannan88
基于Verilog-HDL的硬件電路的實現 9.2 具有LCD顯示單元的可編程單脈沖發生器 9.2.1 LCD顯示單元的工作原理 9.2.2 顯示邏輯設計的思路與流程 9.2.3 LCD顯示單元的硬件實現 9.2.4 可編程單脈沖數據的BCD碼化 9.2.5 task的使用方法 9.2.6 for循環語句的使用方法 9.2.7 二進制數轉換BCD碼的硬件實現 9.2.8 可編程單脈沖發生器與顯示單元的接口 9.2.9 具有LCD顯示單元的可編程單脈沖發生器的硬件實現 9.2.10 編譯指令-"文件包含"處理的使用方法
標簽： Verilog-HDL LCD 9.2 顯示單元
上傳時間： 2014-06-23
上傳用戶：xc216
基于Verilog-HDL的硬件電路的實現 9.3 脈沖計數與顯示 9.3.1 脈沖計數器的工作原理 9.3.2 計數模塊的設計與實現 9.3.3 parameter的使用方法 9.3.4 repeat循環語句的使用方法 9.3.5 系統函數$random的使用方法 9.3.6 脈沖計數器的Verilog-HDL描述 9.3.7 特定脈沖序列的發生 9.3.8 脈沖計數器的硬件實現
標簽： Verilog-HDL parameter 9.3 硬件電路
上傳時間： 2013-12-14
上傳用戶：jeffery
基于Verilog-HDL的硬件電路的實現 9.4 脈沖頻率的測量與顯示 9.4.1 脈沖頻率的測量原理 9.4.2 頻率計的工作原理 9.4.3 頻率測量模塊的設計與實現 9.4.4 while循環語句的使用方法 9.4.5 門控信號發生模塊的設計與實現 9.4.6 頻率計的Verilog-HDL描述 9.4.7 頻率計的硬件實現
標簽： Verilog-HDL 9.4 脈沖 頻率
上傳時間： 2013-12-01
上傳用戶：frank1234
