4 digital LED dynamic display的Verilog HDL源代碼，它能動(dòng)態(tài)的顯示4位數(shù)，為FPGA 的DEBUG 提供便利，非常經(jīng)典，簡(jiǎn)單易懂，并且經(jīng)過(guò)了Modelsim/ISE/FPGA(XC3S250ETQ144)驗(yàn)證和實(shí)現(xiàn)，好的行為模型就應(yīng)該大家分享。
標(biāo)簽：
digital
Verilog
dynamic
display
上傳時(shí)間：
2016-04-12
上傳用戶：壞天使kk
