高速數(shù)字設計中的圣經，也叫黑魔書。 這本書是專門為電路設計工程師寫的它主要描述了模擬電路原理在高速數(shù)字電路設計中的分析應用。它告訴了大家在高速數(shù)字電路設計中遇到這些問題應該怎么去解決。他詳細分析了這些問題產生的原因和過程。
標簽： 高速數(shù)字
上傳時間： 2013-04-24
上傳用戶：lht618
隨著通信、網絡等技術的不斷發(fā)展，對車內（機內）通話系統(tǒng)提出了更高的要求。本文以軍用車內通話系統(tǒng)為主要應用背景，實現(xiàn)對現(xiàn)有車內通話系統(tǒng)的升級和改造，主要涉及系統(tǒng)結構、軟件流程、相關接口及通信協(xié)議等內容。 早期模擬車內通話系統(tǒng)已經不能滿足數(shù)字化建設的需要。現(xiàn)役的數(shù)字式車內通話系統(tǒng)普遍功能單一，不具備數(shù)據(jù)傳輸?shù)裙δ堋６蚁到y(tǒng)組成單體設備種類多、接口不統(tǒng)一、兼容性差，較難實現(xiàn)通用化設計。 本文提出一種基于ARM+DSP架構的多功能車內通話系統(tǒng)。主要由多個語音終端、一個主控盒以及頭戴通信帽等硬件組成，最大可支持車內16個乘員之間通話，具有群呼、組呼、選呼、強呼、數(shù)據(jù)傳輸?shù)裙δ埽到y(tǒng)內乘員還可以通過主控盒與車外網絡的用戶進行通話或通信。 論文共分七章，主要內容包括：（1）車內通話系統(tǒng)的國內外發(fā)展現(xiàn)狀和趨勢；（2）語音終端系統(tǒng)設計，包括軟硬件實現(xiàn)、通信協(xié)議等；（3）語音終端設計中幾個關鍵技術的分析和研究。 本文設計的語音終端話音質量高，擴展功能強大，成本相對低廉，除適合在軍用通信領域外，在商用領域也具有良好的市場前景。
上傳時間： 2013-05-17
上傳用戶：TF2015
單片機讀寫U盤的模塊 USB118 _不用電腦也能讀寫U盤中的文件！ ■ 型 號: USB118AD USB118A 關鍵詞：U盤、單片機、USB2.0、USB Host、USB主設備、設備黑匣子、數(shù)據(jù)記錄 ■ 簡 介 目前，基于USB2.0接口的移動存儲設備已經被廣泛使用，尤其是采用USB-FLASH技術的U盤產品的容量由幾年前的16M增加到現(xiàn)在的4G以上。我們知道，U盤通常是作為計算機的外部存儲設備，能否脫離計算機直接向U盤讀寫文件呢？答案是肯定的。USB118系列嵌入式U盤讀寫模塊提供了通過串口或SPI口讀寫U盤的簡單途徑，由此結合單片機的RS232串口或高速SPI總線就可以實現(xiàn)對U盤上的文件讀寫。 USB118AD型高速U盤讀寫模塊是對USB118A模塊的性能進行改進后的USB2.0接口的高速模塊，具有與USB118A模塊完全兼容的串口，同時增加了高速的SPI接口，主要應用于便攜儀器或者嵌入式數(shù)據(jù)采集系統(tǒng)的外掛式海量存儲。 ■ 特 征 ◆ 不必了解USB協(xié)議，直接嵌入用戶系統(tǒng) ◆ 兼容1G以上U盤、移動硬盤 ◆ USB2.0接口，提供USB HOST接口 ◆ RS232串口波特率：57600/115200/9600bps ◆ 高速SPI接口文件傳輸速度：150KByte/Sec ◆ 支持文件系統(tǒng)：FAT16/FAT32 ◆ 創(chuàng)建Word、 Excel、二進制等各種類型文件 ◆ 提供單片機編程實例C51源代碼 ◆ 提供模塊測試板及電腦串口測試軟件 ◆ 直流5V供電，電流100mA(不含U盤) ◆ 模塊只有火柴盒大小：51.6×43×12mm ■ 應 用 ◆ 海量數(shù)據(jù)采集存儲 ◆ 設備黑箱子 ◆ 考勤機數(shù)據(jù)記錄 ◆ 石油儀器儀表 ◆ 紡織機械 ◆ 水文監(jiān)測 ◆ 無紙記錄儀
上傳時間： 2013-06-03
上傳用戶：1234567890qqq
發(fā)電機是電力系統(tǒng)的關鍵設備，如何有效監(jiān)測發(fā)電機的工作狀態(tài)一直是電力部門研究的重要課題之一。發(fā)電機可以正常工作，其中絕緣體部分起著不可或缺的作用，以前的發(fā)電機絕緣體監(jiān)測系統(tǒng)都存在著一些不足，比如精度低，適用范圍窄等。基于此原因，本文介紹了FJR裝置，它可以用來監(jiān)測發(fā)電機絕緣體是否出現(xiàn)過熱或老化的情況，為發(fā)電機的安全運行提供了保障。該裝置具有很高的靈敏度，可適合于空冷、水冷等不同發(fā)電機。整個檢測系統(tǒng)分為氣路和電路兩部分，氣路部分負責將發(fā)電機絕緣體的狀況轉化成電流信號，而電路部分負責對這些電流信號進行處理。文中將FJR系統(tǒng)的氣路部分等效為一個黑盒子，而重點介紹其電路部分。電路部分主要的功能是采集從氣路傳送過來的兩路電流信號，并進行計算和分析，決定是否報警，同時將采集到的數(shù)據(jù)和分析的結果定性地顯示給工作人員。 本文第一章介紹了課題的研究背景，并在此基礎上提出了課題的必要性和研究方向；第二章從整體入手，對監(jiān)測系統(tǒng)的功能進行了分析，明確了要實現(xiàn)的功能和目標，并提出了使用ARM做上位機，負責系統(tǒng)控制和界面顯示，DSP做下位機負責信號的采集和計算；后面幾章則分別介紹了系統(tǒng)的各個模塊；第三章主要介紹嵌入式系統(tǒng)及其軟件開發(fā)，包括系統(tǒng)的設計以及各個功能的實現(xiàn)，比如串口通信、CF卡存儲等等，從本章中可以了解到系統(tǒng)的界面顯示內容和鍵盤操作步驟；第四章介紹了負責信號采集和計算的DSP系統(tǒng)，并且詳細介紹了實現(xiàn)各項功能時所用到的外部設備，包括RTC時鐘，AD采樣芯片等；本章接下來闡述了DSP和ARM兩個模塊如何通過雙口RAM實現(xiàn)通信以及通信幀的格式；第五章介紹了系統(tǒng)中的一些硬件電路，包括模擬放大器等，使得讀者可以更全面地了解本系統(tǒng)，同時在本章作者還總結了一些電路板設計的心得和體會。論文最后一章對本文所做的工作進行了總結，指出了需要改進之處，也指明了以后進一步研究的任務和方向。
上傳時間： 2013-04-24
上傳用戶：Pzj
FPGA能夠減少電子系統(tǒng)的開發(fā)風險和開發(fā)成本,縮短上市時間,降低維護升級成本,廣泛地應用在電子系統(tǒng)中.隨著集成電路向著片上系統(tǒng)(SoC)的發(fā)展,需要設計出FPGA IP核用于SoC芯片的設計.該論文的工作圍繞FPGA IP核的設計進行,在FPGA結構設計優(yōu)化和FPGAIP接口方案設計兩方面進行了研究.設計改進了適用于數(shù)據(jù)通路的FPGA新結構——FDP.設計改進了可編程邏輯單元(LC);對可編程連線作為"2層2類"的層次結構進行組織,進行了改進并確定了各種連線的通道寬度;結合對迷宮布線算法的分析以及benchmark電路實驗的方法,提出了用于分段式網格連線的開關盒和連接盒新結構,提高連線的面積利用效率.在FPGA IP核的接口方案上,基于邊界掃描測試電路提出了FPGA IP核的測試方案;結合擴展邊界掃描測試電路得到的編程功和自動下載電路,為FPGA IP核提供了具有兩種不同編程方法的編程接口.采用SMIC 0.35um 3層金屬CMOS工藝,實現(xiàn)了一個10萬系統(tǒng)門規(guī)模的FDP結構,并和編程、測試接口一起進行版圖設計,試制了FDP100k芯片.FDP100k中包括了32×32個LC,128個可編程IO單元.在FDP100k的芯片測試中,對編程寄存器、各種可編程資源進行測試,并完成電路實現(xiàn)、性能參數(shù)測試以及IP核接口的測試,結果表明FPGA IP核的整體功能正確.
標簽： FPGAIP
上傳時間： 2013-04-24
上傳用戶：gokk
隨著科學技術的發(fā)展，指紋識別技術被廣泛應用到各種不同的領域。對于一般的指紋識別系統(tǒng)，其設計要求具有很高的實時性和易用性，因此識別算法應該具有較低的復雜度，較快的運算速度，從而滿足實時性的要求。所以有必要根據(jù)不同的識別算法采用不同的實現(xiàn)平臺，使得指紋識別系統(tǒng)具有較高的可靠性、實時性、有效性等性能要求。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當前電子設計領域中最熱門的概念。NiosⅡ是Altera．公司開發(fā)的一種采用流水線技術、單指令流的RISC嵌入式處理器軟核，可以將它嵌入到FPGA內部，與用戶自定義邏輯組建成一個基于FPGA的片上專用系統(tǒng)。 本文在綜合考慮各種應用情況的基礎上，以網絡技術、數(shù)據(jù)庫技術、指紋識別技術和嵌入式系統(tǒng)技術為理論基礎，提出了一種有效可行的系統(tǒng)架構方案。對指紋識別技術中各個環(huán)節(jié)的算法和原理進行了深入研究，合理的改進了部分指紋識別算法；同時為了提高系統(tǒng)的實時性，采用NiosⅡ嵌入式處理器和FPGA硬件模塊實現(xiàn)指紋圖像處理主要算法。論文主要包括以下幾個方面： 1、對指紋圖像預處理、特征提取和特征匹配算法原理進行闡述，同時改進了指紋圖像的細化算法，提高了算法的性能，并設計了一套實用的指紋特征數(shù)據(jù)結構； 2、針對指紋圖像預處理模塊，包括圖像的歸一化、頻率提取、方向提取以及方向濾波，采用基于FPGA的硬件電路的方式實現(xiàn)。實驗結果表明，在保證系統(tǒng)誤識率較低、可靠性高的基礎上，大大提高了系統(tǒng)的執(zhí)行速度； 3、改變了傳統(tǒng)的單枚指紋識別方法，提出采用多枚指紋唯一標識身份，大大降低了識別系統(tǒng)的誤識率； 4、改進了傳統(tǒng)的基于三角形匹配中獲取基準點的方法，同時結合可變界限盒思想進行指紋特征匹配。 5、結合COM+技術、數(shù)據(jù)庫技術和網絡技術，開發(fā)了后臺指紋特征匹配服務系統(tǒng)，實現(xiàn)了嵌入式指紋識別系統(tǒng)同數(shù)據(jù)庫的實時信息交換。 實驗結果表明，本文所提出的系統(tǒng)構架方案有效可行，基于FPGA的自動指紋識別系統(tǒng)在速度、功耗、擴展性等方面具有獨特的優(yōu)勢，擁有廣闊的發(fā)展前景。
標簽： FPGA 嵌入式 指紋識別 系統(tǒng)研究
上傳時間： 2013-04-24
上傳用戶：15528028198
現(xiàn)場可編程門陣列(FPGA)是一種可實現(xiàn)多層次邏輯器件。基于SRAM的FPGA結構由邏輯單元陣列來實現(xiàn)所需要的邏輯函數(shù)。FPGA中，互連線資源是預先定制的，這些資源是由各種長度的可分割金屬線，緩沖器和．MOS管實現(xiàn)的，所以相對于ASIC中互連線所占用的面積更大。為了節(jié)省芯片面積，一般都采用單個MOS晶體管來連接邏輯資源。MOS晶體管的導通電阻可以達到千歐量級，可分割金屬線段的電阻相對于MOS管來說是可以忽略的，然而它和地之間的電容達到了0.1pf[1]。為了評估FPGA的性能，用HSPICE仿真模型雖可以獲得非常精確的結果，但是基于此模型需要花費太多的時間。這在基于時序驅動的工藝映射和布局布線以及靜態(tài)時序分析中都是不可行的。于是，非常迫切地需要一種快速而精確的模型。 FPGA中連接盒、開關盒都是由MOS管組成的。FPGA中的時延很大部分取決于互連，而MOS傳輸晶體管在互連中又占了很大的比重。所以對于MOS管的建模對FPGA時延估算有很大的影響意義。對于MOS管，Muhammad[15]采用導通電阻來代替MOS管，然后用。Elmore[3]時延和Rubinstein[4]時延模型估算互連時延。Elmore時延用電路的一階矩來近似信號到達最大值50％時的時延，而Rubinstein也是通過計算電路的一階矩估算時延的上下邊界來估算電路的時延，然而他們都是用來計算RC互連時延。傳輸管是非線性器件，所以沒有一個固定的電阻，這就造成了Elmore時延和Rubinstein時延模型的過于近似的估算，對整體評估FPGA的性能帶來負面因素。 本論文提出快速而精確的現(xiàn)場可編程門陣列FPGA中的互連資源MOS傳輸管時延模型。首先從階躍信號推導出適合50％時延的等效電阻模型，然后在斜坡輸入的時候，給出斜坡輸入時的時延模型，并且給出等效電容的計算方法。結果驗證了我們精確的時延模型在時間上的開銷少的性能。 在島型FPGA中，單個傳輸管能夠被用來作為互連線和互連線之間的連接，或者互連線和管腳之間的連接，如VPR把互連線和管腳作為布線資源，管腳只能單獨作為輸入或者輸出管腳，以致于它們不是一個線網的起點就是線網的終點。而這恰恰忽略了管腳實際在物理上可以作為互連線來使用的情況(VPR認為dogleg現(xiàn)象本身對性能提高不多)。本論文通過對dogleg現(xiàn)象進行了探索，并驗證了在使用SUBSET開關盒的情況下，dogleg能提高FPGA的布通率。
上傳時間： 2013-07-24
上傳用戶：yezhihao
FPGA(Field Programmable Gate Arrays)是目前廣泛使用的一種可編程器件，F(xiàn)PGA的出現(xiàn)使得ASIC(Application Specific Integrated Circuits)產品的上市周期大大縮短，并且節(jié)省了大量的開發(fā)成本。目前FPGA的功能越來越強大，滿足了目前集成電路發(fā)展的新需求，但是其結構同益復雜，規(guī)模也越來越大，內部資源的種類也R益豐富，但同時也給測試帶來了困難，F(xiàn)PGA的發(fā)展對測試的要求越來越高，對FPGA測試的研究也就顯得異常重要。 本文的主要工作是提出一種開關盒布線資源的可測性設計，通過在FPGA內部加入一條移位寄存器鏈對開關盒進行配置編程，使得開關盒布線資源測試時間和測試成本減少了99％以上，而且所增加的芯片面積僅僅在5％左右，增加的邏輯資源對FPGA芯片的使用不會造成任何影響，這種方案采用了小規(guī)模電路進行了驗證，取得了很好的結果，是一種可行的測試方案。 本文的另一工作是采用一種FPGA邏輯資源的測試算法對自主研發(fā)的FPGA芯片F(xiàn)DP250K的邏輯資源進行了嚴格、充分的測試，從FPGA最小的邏輯單元LC開始，首先得到一個LC的測試配置，再結合SLICE內部兩個LC的連接關系得到一個SLICE邏輯單元的4種測試配置，并且采用陣列化的測試方案，同時測試芯片內部所有的邏輯單元，使得FPGA內部的邏輯資源得完全充分的測試，測試的故障覆蓋率可達100％，測試配置由配套編程工具產生，測試取得了完滿的結果。
上傳時間： 2013-06-29
上傳用戶：Thuan
·大名鼎鼎的“黑書”。內容包括了競賽需要的各種算法，各種層次的讀者都適合。
上傳時間： 2013-08-03
上傳用戶：qq1908191241
·大名鼎鼎的“黑書”。內容包括了競賽需要的各種算法，各種層次的讀者都適合。
上傳時間： 2013-04-24
上傳用戶：wyaqy
