串聯電池組廣泛應用于手攜式工具、筆記本電腦、通訊電臺、便攜式電子設備、航天衛星、電動自行車、電動汽車及儲能裝置中。本文就電動汽車的串聯電池組加以研究。 隨著社會的發展以及能源、環保等問題的日益突出，電動汽車以其零排放，噪聲低等優點越來越受到世界各國的重視，被稱作綠色環保車。作為發展電動車的關鍵技術之一的電池管理系統(BMS)，是電動車產業化的關鍵。電動汽車的快速發展，它的能量源-動力電池組，成了電動汽車發展的瓶頸。電池技術和電池能量管理系統(BMS)的研究成為解決這一問題的關鍵，越來越受到人們的關注。 電動汽車電池組相關技術中的電池管理系統是目前國內外研究的熱點。本文描述了電動公交用鋰電池配套的電池管理系統的設計與實現。 該電池管理系統在拓撲結構上采用集散式的檢測方法，即每箱電池都配備檢模塊，將各模塊所檢測的相關電池數據通過內部總線傳送給主控模塊，再由主模塊對整體數據進行分析和存儲，并由CAN總線發送給電動公交各車載裝置。 本論文首先比較了現有的幾種電動汽車常用的電壓測量方法，然后提出了電池管理系統中的串聯電池組電壓測量方法的整體設計方案。即采集各個電池單體的基本信息到BMS控制芯片(單片機MC9S12D64)中進行處理計算，從而得出電池工作狀態等信息。 介紹了CAN總線與電動汽車中心控制器進行通信，實現整車的控制。在硬件設計中詳細介紹了小系統的設計，電壓采集系統的設計，CAN通信接口電路的設計，以及抗干擾等方面的電路設計。并介紹了一些重要器件的選擇與參數確定。軟件實現方面，著重講述了檢測板電壓檢測的的功能模塊，最后對電池管理系統的進一步發展給出了一些展望。 目前，本課題的研究在理論和實踐中都取得了很大的進展，在經過大量的軟硬件調試與改進的基礎上，該方法已經實現了良好、可靠的運行，取得了很好的效果，為下一階段的準備打下了很好的基礎。
上傳時間： 2013-06-01
上傳用戶：F0717007
線束導通檢測與管線氣密檢測系統是一種保證線束質量和可靠性以及管線密閉性的最基本測試儀器，它可以剔除大量線束連接中出現的短路、斷路、誤配線和接觸不良等故障，也可以用于檢測管線的氣密性是否符合實際生產要求，從而提高相關工業產品的質量及穩定性。 本文詳細介紹了線束導通檢測與管線氣密檢測系統的硬件制作及軟件設計。論文首先闡述了課題背景和線束導通檢測與管線氣密檢測裝置發展的國內外現狀，同時對線束測試的基本原理和幾種常見的失效模式進行了分析。隨后詳細介紹本系統的總體設計方案和設計思路以及系統的結構組成。文章主體主要分為三大部分內容，第一部分為線束檢測系統的設計，第二部分為管線氣密檢測系統的設計，第三部分為檢測信息編輯PC機軟件的設計。三大部分涵蓋軟、硬件的設計研究，但在設計及功能上相對獨立，故分開進行介紹。 作為第一部分線束檢測系統設計的開頭篇，第二章詳細介紹了系統的導通檢測、數據讀寫、人機交互等各個模塊的硬件設計。第三章以第二章所介紹的硬件結構為基礎，從線束檢測算法、數據通信、數據存取等方面逐層進行探討，從而完成對線束檢測系統軟件部分的介紹。按照第一部分的模式，第二部分所包含的四、五兩章對本系統中的管線氣密檢測部分分別從硬件和軟件的角度進行詳細介紹和深度剖析。第三部分主要介紹基于MFC的PC機信息編輯軟件的開發，分別從開發工具、軟件架構、算法等方面進行詳盡的闡述。 本論文介紹的汽車線束檢測系統可以支持最多1024個線束點，8路氣密管線的檢測，并且能管理并存儲線束測試的大量數據，方便操作人員查看線束測試情況，同時線束檢測部分具有自學習功能，應用前景十分廣闊。
上傳時間： 2013-04-24
上傳用戶：lmq0059
隨著電子技術的不斷發展和進步，嵌入式系統也越來越廣泛的滲入到人類生活的方方面面。我們生活中常用的手機、數碼相機、掌上電腦、便攜式掃描儀等等都應用到了嵌入式系統。 論文首先介紹了嵌入式系統，包括嵌入式系統的構成、特點、發展趨勢以及FPGA在嵌入式中的應用等，指明嵌入式系統設計一般可分為硬件設計和軟件設計兩部分。 硬件設計部分，首先介紹了FPGA的相關知識，包括FPGA構成、特性、開發工具、開發流程等，并對論文中選用的Altera公司的CyclonⅡ器件做了詳細的介紹。利用SOPC Builder、NiosⅡ等工具設計創建了NiosⅡ CPU內核，添加以太網、Flash、PIO以及VGA接口等模塊，生成了一個Nios CPU內核，完成硬件設計。 軟件設計部分，研究了嵌入式操作系統的發展、種類、特點等，簡單介紹了幾種代表性的嵌入式操作系統。選擇嵌入式操作系統時，綜合考慮了內核、可移植性、可裁剪性、外掛模塊、成本、服務等各種因素，最終選用μCLinux操作系統。詳細介紹了μCLinux的特點、基本架構、代碼結構等。利用NiosⅡIDE為宿主機建立Linux開發環境。在IDE里配置Linux內核和文件系統，編譯后上載到做好的硬件平臺上。啟動μCLinux后將一個C語言編寫的九宮格求解程序下載到開發板中運行，檢驗運行結果，驗證嵌入式系統的正確性。 論文所做的只是嵌入式系統的一個應用實例。實際應用過程中，用戶可以根據自己的實際需要對軟硬件進行修改，以實現不同的功能。
上傳時間： 2013-07-19
上傳用戶：zhuoying119
通用異步收發器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數據傳輸的串行通信接口，被廣泛應用于微機和外設之間的數據交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點是數據傳輸速率比較慢，難以滿足高速率數據傳輸的場合，而更重要的就是它們都具有不可移植性，因此要利用這些芯片來實現PC機和FPGA芯片之間的通信，勢必會增加接口連線的復雜程度以及降低整個系統的穩定性和有效性。 本課題就是針對UART的特點以及FPGA設計具有可移植性的優勢，提出了一種基于FPGA芯片的嵌入式UART設計方法，其中主要包括狀態機的描述形式以及自頂向下的設計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內部，這樣不僅能解決傳統UART芯片的缺點而且同時也使整個系統變得更加具有緊湊性以及可靠性。 本課題所設計的LIART支持標準的RS-232C傳輸協議，主要設計有發送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數據緩沖區FIFO模塊。該模塊具有可變的波特率、數據幀長度以及奇偶校驗方式，還有多種中斷源、中斷優先級、較強的抗干擾數據接收能力以及芯片內部自診斷的能力，模塊內分開的接收和發送數據緩沖寄存器能實現全雙工通信。除此之外最重要的是利用IP模塊復用技術設計數據緩沖區FIFO，采用兩種可選擇的數據緩沖模式。這樣既可以應用于高速的數據傳輸環境，也能適合低速的數據傳輸場合，因此可以達到資源利用的最大化。 在具體的設計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發環境中對各個功能模塊進行綜合優化、仿真驗證以及下載實現。各項數據結果表明，本課題中所設計的UART滿足預期設計目標。
上傳時間： 2013-08-02
上傳用戶：rocketrevenge
并行總線PATA從設計至今已快20年歷史，如今它的缺陷已經嚴重阻礙了系統性能的進一步提高，已被串行ATA(Serial ATA)即SATA總線所取代。SATA作為新一代磁盤接口總線，采用點對點方式進行數據傳輸，內置數據/命令校驗單元，支持熱插拔，具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的傳輸速度。目前SATA已在存儲領域廣泛應用，但國內尚無獨立研發的面向FPGA的SATAIP CORE，在這樣的條件下設計面向FPGA應用的SATA IP CORE具有重要的意義。 本論文對協議進行了詳細的分析，建立了SATA IP CORE的層次結構，將設備端SATA IP CORE劃分成應用層、傳輸層、鏈路層和物理層；介紹了實現該IPCORE所選擇的開發工具、開發語言和所選用的芯片；在此基礎上著重闡述協議IP CORE的設計，并對各個部分的設計予以分別闡述，并編碼實現；最后進行綜合和測試。 采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)實現了1.5Gbps的串行傳輸鏈路；設計滿足協議需求、適合FPGA設計的并行結構，實現了多狀態機的協同工作：在高速設計中，使用了流水線方法進行并行設計，以提高速度，考慮到系統不同部分復雜度的不同，設計采用部分流水線結構；采用在線邏輯分析儀Chipscope pro與SATA總線分析儀進行片上調試與測試，使得調試工作方便快捷、測試數據準確；嚴格按照SATA1.0a協議實現了SATA設備端IP CORE的設計。 最終測試數據表明，本論文設計的基于FPGA的SATA IP CORE滿足協議需求。設計中的SATA IP CORE具有使用方便、集成度高、成本低等優點，在固態電子硬盤SSD(Solid-State Disk)開發中應用本設計，將使開發變得方便快捷，更能夠適應市場需求。
上傳時間： 2013-06-21
上傳用戶：xzt
當前，隨著電子技術的飛速發展，智能化系統中需要傳輸的數據量日益增大，要求數據傳送的速度也越來越快，傳統的數據傳輸方式已無法滿足目前的要求。在此前提下，采用高速數據傳輸技術成為必然，DMA(直接存儲器訪問)技術就是較理想的解決方案之一，能夠滿足信息處理實時性和準確性的要求。 本文以EDA工具、硬件描述語言和可編程邏輯器件(FPGA)為技術支撐，設計DMA控制器的總體結構。在通道檢測模塊中，解決了信號抗干擾和請求信號撤銷問題，并提出并行通道檢測算法；在優先級管理模塊中提出了動態優先級端口響應機制；在傳輸模塊中采用狀態機的設計思想設計多個通道的數據傳輸。通過各模塊問題的解決及新方法的采用，最終設計出基于FPGA的多通道DMA控制器的IP軟核。實驗仿真結果表明，本控制器傳輸速度較快，主頻達100MHz以上，且工作穩定。
上傳時間： 2013-05-16
上傳用戶：希醬大魔王
頻率特性測試儀(簡稱掃頻儀)是一種測試電路頻率特性的儀器，它廣泛應用于無線電、電視、雷達及通信等領域，為分析和改善電路的性能提供了便利的手段。而傳統的掃頻儀由多個模塊構成，電路復雜，體積龐大，而且在高頻測量中，大量的分立元件易受溫度變化和電磁干擾的影響。為此，本文提出了集成化設計的方法，針對可編程邏輯器件的特點，對硬件實現方法進行了探索。 本文對三大關鍵技術進行了深入研究： 第一，由掃頻信號發生器的設計出發，對直接數字頻率合成技術(DDS)進行了系統的理論研究，并改進了ROM壓縮方法，在提高壓縮比的同時，改進了DDS系統的雜散度，并且利用該方法實現了幅度和相位可調制的DDS系統-掃頻信號發生器。 第二，為了提高系統時鐘的工作頻率，對流水線算法進行了深入的研究，并針對累加器的特點，進行了一系列的改進，使系統能在100MHz的頻率下正常工作。 第三，從系統頻率特性測試的理論出發，研究如何在FPGA中提高多位數學運算的速度，從而提出了一種實現多位BCD碼除法運算的方法—高速串行BCD碼除法；隨后，又將流水線技術應用于該算法，對該方法進行改進，完成了基于流水線技術的BCD碼除法運算的設計，并用此方法實現了頻率特性的測試。 在研究以上理論方法的基礎上，以大規模可編程邏輯器件EP1K100QC208和微處理器89C52為實現載體，提出了基于單片機和FPGA體系結構的集成化設計方案；以VerilogHDL為設計語言，實現了頻率特性測試儀主要部分的設計。該頻率特性測試儀完成掃頻信號的輸出和頻率特性的測試兩大主要任務，而掃頻信號源和頻率特性測試這兩大主要模塊可集成在一片可編程邏輯器件中，充分體現了可編程邏輯器件的優勢。 本文首先對相關的概念理論進行了介紹，包括DDS原理、流水線技術等，進而提出了系統的總體設計方案，包括設計工具、語言和實現載體的選擇，而后，簡要介紹了微處理器電路和外圍電路，最后，較為詳細地闡述了兩個主要模塊的設計，并給出了實現方式。
上傳時間： 2013-06-08
上傳用戶：xiangwuy
本文主要研究基于FPGA的高速流水線工作方式的FFT實現。圍繞這個目標利用Xilinx公司VIRTEX_Ⅱ系列FPGA，及其提供的ISE設計工具、modelsim仿真工具、Synplify綜合工具及MATLAB，完成了流水線工作方式的FFT中基于每一階運算單元的高效復數乘法器的設計、各階控制單元的設計、數據存儲器的設計，從而完成1024點流水線工作方式的FFT，達到工作在50MHZ時鐘頻率的設計要求。
上傳時間： 2013-04-24
上傳用戶：KSLYZ
單相交流串勵電動機由于啟動轉矩大、轉速高、體積小等一系列的特點，在電動工具、家用電器，尤其是小家電和吸塵器上獲得了十分廣泛的應用。論文對單相交流串勵電動機的發熱和振動特性進行研究。 在第二章，通過討論電機的發熱理論及其影響因素，結合實際建立了數學模型，推導得出一個工程上比較實用的公式，用來計算馬達堵轉時的溫升，還編寫了一個電腦程序來仿真計算馬達堵轉時的溫升。 在第三章，討論了電機轉子和支撐組成的振動系統在多自由度和各種情況下的振動。應用杜哈梅積分式和傅立葉分析法將機械振動和電磁干擾聯系起來，將機械振動問題轉化為二階電路的問題來進行處理。并且提出觀點：1.先測量出機械振動的頻譜圖或電磁噪音的Db-Freq頻譜圖，再用反傅立葉分解的方法將它們合成，得到周期性的激勵的形狀。2.由激勵(力信號或電信號)所產生的波在弦內進行傳播，信號經過衰減，輻射，在邊界處反射，然后跟下一列波迭加，直到成為穩定的干擾信號。 在第四章，對樣機進行測試，并和電腦仿真結果進行了比較。結果表明二者的偏差在2.5％以內。
上傳時間： 2013-07-31
上傳用戶：csgcd001
遙感圖像是深空探測和近地觀測所得數據的重要載體，在軍事和社會經濟生活領域發揮著重要作用。由于遙感圖像數據量巨大，它的存儲和傳輸已成為遙感信息應用中的關鍵問題。圖像壓縮編碼技術能降低圖像冗余度，從而減小圖像的存儲容量和傳輸帶寬，它的研究對于遙感圖像應用具有重要的現實意義。CCSDS圖像壓縮算法是空間數據系統咨詢委員會(CCSDS)提出的圖像數據壓縮算法。該算法復雜度較低，并行性好，適合于硬件實現，能實現對空間數據的實時處理，從而廣泛應用于深空探測和近地觀測。對于直接關系到軍事戰略、經濟建設等方面的遙感圖像的傳輸，必須對它進行加密處理。AES加密算法是由美國國家標準和技術研究所(NIST)于2000年發布的數據加密標準，它不但能抵抗各種攻擊，保證加密數據的安全性，而且易于軟件和硬件實現。本論文對CCSDS圖像壓縮算法和AES加密算法進行了研究，完成的主要工作包括： (1)研究了CCSDS圖像壓縮算法的原理和結構，用C語言實現了算法的編解碼器，并與SPIHT算法和JPEG2000算法的性能進行了比較。 (2)研究了AES加密算法的原理和結構，用C語言實現了算法的加解密器。 (3)介紹了實現CCSDS圖像壓縮算法和AES加密算法的FPGA設計所選擇的軟件開發工具、開發語言和硬件開發平臺。 (4)給出了CCSDS編碼器的FPGA實現方法和實現性能。 (5)給出了AES加密器的FPGA實現方法和實現性能。 本文設計的CCSDS圖像壓縮和AES加密FPGA系統運用了流水線設計、高速內存設計、模塊并行化設計和模塊串行化設計等技術，在系統速度和資源面積上取得了較好的平衡，達到了預期的設計目的。
上傳時間： 2013-07-15
上傳用戶：dylutao
