西門子S7-200與施耐德ATV312進(jìn)行modbus rtu通訊，端子排硬接線控制啟停，通訊改變頻率轉(zhuǎn)速！
上傳時(shí)間： 2022-07-20
上傳用戶：
和芯潤(rùn)德100M以太網(wǎng)PHY SR8201F資料，他是一款MII/RMII接口的100M以太網(wǎng)收發(fā)器芯片
標(biāo)簽： 以太網(wǎng)
上傳時(shí)間： 2022-07-24
上傳用戶：qingfengchizhu
MATLAB小波分析 是張德豐 編著的那本黃色書上的源代碼
上傳時(shí)間： 2013-06-01
上傳用戶：15679277906
永磁同步電機(jī)是同步電機(jī)的一個(gè)重要類型，其轉(zhuǎn)子一般采用稀土永磁材料做激磁磁極，與傳統(tǒng)同步電機(jī)相比，體積和重量大為減小，而且結(jié)構(gòu)簡(jiǎn)單，運(yùn)行可靠，維護(hù)更方便。現(xiàn)代電氣傳動(dòng)控制的發(fā)展趨勢(shì)之一是開發(fā)新的交流調(diào)速與伺服系統(tǒng)。無論在矢量控制還是標(biāo)量控制中，轉(zhuǎn)速與位置的閉環(huán)控制都需要在電機(jī)軸上安裝一個(gè)速度傳感器，但是由于速度傳感器的引進(jìn)不僅增加了成本，降低了系統(tǒng)可靠性，還存在安裝問題，效果并不十分理想。因此高性能無速度傳感器控制成為近年來電機(jī)研究的熱點(diǎn)。 本文在系統(tǒng)介紹卡爾曼濾波器的基礎(chǔ)上，將其引入到永磁同步電機(jī)無速度傳感器狀態(tài)觀測(cè)中。由于永磁同步電機(jī)是一個(gè)強(qiáng)耦合的多階非線性系統(tǒng)，本文采用了工程實(shí)際中普遍采用的泰勒展開式截?cái)嗟姆椒ǎ瑢?duì)電機(jī)方程線性化處理，將卡爾曼濾波算法推廣至非線性系統(tǒng)，并加入了反映電機(jī)系統(tǒng)模型誤差和環(huán)境干擾的系統(tǒng)噪聲和測(cè)量噪聲模型，形成擴(kuò)展卡爾曼濾波算法。擴(kuò)展卡爾曼濾波器將電機(jī)轉(zhuǎn)子位置與轉(zhuǎn)速作為系統(tǒng)狀態(tài)變量進(jìn)行實(shí)時(shí)估算，并將所得信息反饋到永磁同步電機(jī)控制系統(tǒng)中。通過仿真，與電機(jī)實(shí)際運(yùn)行狀態(tài)進(jìn)行比較，證明了擴(kuò)展卡爾曼濾波具有良好的動(dòng)態(tài)跟蹤能力和抗噪聲能力。 針對(duì)擴(kuò)展卡爾曼濾波算法在無速度傳感器控制中存在的不足，本文給出了降階線性卡爾曼濾波算法。降階線性卡爾曼濾波算法重新選擇了系統(tǒng)狀態(tài)變量，建立新的完全線性化的系統(tǒng)方程，并且卡爾曼濾波算法中的系統(tǒng)協(xié)方差矩陣成為時(shí)不變序列，因此可以直接應(yīng)用線性卡爾曼濾波算法。仿真結(jié)果證明，與擴(kuò)展卡爾曼濾波算法相比，新的算法更加簡(jiǎn)單，減輕了繁重的參數(shù)調(diào)節(jié)任務(wù)，易于數(shù)字化實(shí)現(xiàn)，不僅具備擴(kuò)展卡爾曼濾波算法的優(yōu)勢(shì)，而且在某些性能方面超越了擴(kuò)展卡爾曼濾波算法。 通過分析得知，由于將系統(tǒng)模型不確定性與測(cè)量噪聲體現(xiàn)在系統(tǒng)方程中，因此卡爾曼濾波算法在狀態(tài)估算方面具有良好的性能。本文以降階線性卡爾曼濾波 算法為理論基礎(chǔ)，以永磁同步電機(jī)為對(duì)象，以數(shù)字信號(hào)處理器（DSP）為核心，設(shè)計(jì)了電機(jī)狀態(tài)觀測(cè)系統(tǒng)的設(shè)計(jì)方案。整個(gè)方案在不增加成本的基礎(chǔ)上，充分利用數(shù)字信號(hào)處理器（DSP）豐富的資源和強(qiáng)大的運(yùn)算能力，通過檢測(cè)電機(jī)相電流，實(shí)時(shí)估算出電機(jī)轉(zhuǎn)子位置與轉(zhuǎn)速。本系統(tǒng)可以代替?zhèn)鹘y(tǒng)速度傳感器，為電機(jī)控制系統(tǒng)提供轉(zhuǎn)子位置和轉(zhuǎn)速反饋信息。本文的下一步主要工作便是將此系統(tǒng)付諸實(shí)踐，應(yīng)用于實(shí)際工程中，對(duì)卡爾曼濾波算法在永磁同步電機(jī)無速度傳感器控制方面的性能進(jìn)行進(jìn)一步研究。關(guān)鍵詞：永磁同步電機(jī)；無速度傳感器；卡爾曼濾波
標(biāo)簽： 卡爾曼 濾波算法 永磁同步電機(jī)
上傳時(shí)間： 2013-04-24
上傳用戶：lifangyuan12
無功補(bǔ)償對(duì)于現(xiàn)代電力系統(tǒng)的運(yùn)行與穩(wěn)定性來說是必不可少的。靜止無功發(fā)生器(SVG)經(jīng)過了三十多年的發(fā)展,已經(jīng)在無功補(bǔ)償技術(shù)上得到廣泛的應(yīng)用。它具備優(yōu)越的動(dòng)態(tài)性能,可以大大提高電力系統(tǒng)的電壓調(diào)整能力和系統(tǒng)穩(wěn)定性,進(jìn)而提高電力系統(tǒng)的輸電能力。在我國,充分發(fā)揮SVG的作用,顯得尤為迫切。 本文論述了SVG的發(fā)展概況,研究了SVG的工作原理,對(duì)大容量的主電路結(jié)構(gòu)進(jìn)行了比較分析,并在此基礎(chǔ)上建立了SVG的穩(wěn)態(tài)數(shù)學(xué)模型和標(biāo)幺值數(shù)學(xué)模型。然后,闡述了瞬時(shí)無功功率理論,給出了無功電流檢測(cè)的具體算法,并利用MATLAB仿真軟件對(duì)該算法進(jìn)行了仿真實(shí)現(xiàn)。接下來研究比較了SVG的兩種傳統(tǒng)控制策略,介紹了幾種PWM觸發(fā)技術(shù),其中著重研究了空間矢量PWM(SVPWM)的算法。利用MATLAB仿真軟件對(duì)基于傳統(tǒng)電流間接閉環(huán)控制算法的SVG進(jìn)行了系統(tǒng)級(jí)仿真實(shí)現(xiàn),在與電流直接控制的SVG仿真結(jié)果做對(duì)比后,指出各自的補(bǔ)償特點(diǎn)。文章重點(diǎn)在結(jié)合以上算法各自的優(yōu)缺點(diǎn)、電網(wǎng)本身的大擾動(dòng)和電力系統(tǒng)對(duì)SVG控制性能的嚴(yán)格要求后,給出了一種新型電壓電流雙閉環(huán)的控制方法。其中電流內(nèi)環(huán)采用瞬時(shí)無功電流的PI反饋控制,PI值根據(jù)系統(tǒng)數(shù)學(xué)模型中iq△δ的比例關(guān)系,采用了齊格勒-尼柯爾斯法則進(jìn)行整定；而電壓外環(huán)則采用系統(tǒng)動(dòng)態(tài)電壓的智能遺傳PI反饋控制,利用智能遺傳算法對(duì)PI值進(jìn)行整定。用MATLAB/SIMULINK分別對(duì)兩個(gè)環(huán)節(jié)的控制算法進(jìn)行了仿真,并針對(duì)外環(huán)控制器的遺傳PI算法,與PI算法的仿真結(jié)果做了對(duì)比,證明了遺傳PI的優(yōu)越性,為基于雙閉環(huán)控制的SVG系統(tǒng)級(jí)仿真打下了基礎(chǔ)。最后,文章利用MATLAB/SIMULINK/PSB對(duì)新型電壓電流雙閉環(huán)系統(tǒng)的SVG進(jìn)行了仿真實(shí)現(xiàn),并對(duì)在電網(wǎng)不同情況下的補(bǔ)償效果與傳統(tǒng)電流間接控制的SVG進(jìn)行了分析與比較。仿真結(jié)果表明該控制方式具有更好的動(dòng)態(tài)性能。
標(biāo)簽： 無功發(fā)生器 控制系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：skfreeman
近年來，以電池作為電源的微電子產(chǎn)品得到廣泛使用，因而迫切要求采用低電源電壓的模擬電路來降低功耗。目前低電壓、低功耗的模擬電路設(shè)計(jì)技術(shù)正成為微電子行業(yè)研究的熱點(diǎn)之一。 在模擬集成電路中，運(yùn)算放大器是最基本的電路，所以設(shè)計(jì)低電壓、低功耗的運(yùn)算放大器非常必要。在實(shí)現(xiàn)低電壓、低功耗設(shè)計(jì)的過程中，必須考慮電路的主要性能指標(biāo)。由于電源電壓的降低會(huì)影響電路的性能，所以只實(shí)現(xiàn)低壓、低功耗的目標(biāo)而不實(shí)現(xiàn)優(yōu)良的性能(如高速)是不大妥當(dāng)?shù)摹?論文對(duì)國內(nèi)外的低電壓、低功耗模擬電路的設(shè)計(jì)方法做了廣泛的調(diào)查研究，分析了這些方法的工作原理和各自的優(yōu)缺點(diǎn)，在吸收這些成果的基礎(chǔ)上設(shè)計(jì)了一個(gè)3.3 V低功耗、高速、軌對(duì)軌的CMOS/BiCMOS運(yùn)算放大器。在設(shè)計(jì)輸入級(jí)時(shí)，選擇了兩級(jí)直接共源一共柵輸入級(jí)結(jié)構(gòu)；為穩(wěn)定運(yùn)放輸出共模電壓，設(shè)計(jì)了共模負(fù)反饋電路，并進(jìn)行了共模回路補(bǔ)償；在偏置電路設(shè)計(jì)中，電流鏡負(fù)載并不采用傳統(tǒng)的標(biāo)準(zhǔn)共源-共柵結(jié)構(gòu)，而是采用適合在低壓工況下的低壓、寬擺幅共源-共柵結(jié)構(gòu)；為了提高效率，在設(shè)計(jì)時(shí)采用了推挽共源極放大器作為輸出級(jí)，輸出電壓擺幅基本上達(dá)到了軌對(duì)軌；并采用帶有調(diào)零電阻的密勒補(bǔ)償技術(shù)對(duì)運(yùn)放進(jìn)行頻率補(bǔ)償。 采用標(biāo)準(zhǔn)的上華科技CSMC 0.6μpm CMOS工藝參數(shù)，對(duì)整個(gè)運(yùn)放電路進(jìn)行了設(shè)計(jì)，并通過了HSPICE軟件進(jìn)行了仿真。結(jié)果表明，當(dāng)接有5 pF負(fù)載電容和20 kΩ負(fù)載電阻時(shí)，所設(shè)計(jì)的CMOS運(yùn)放的靜態(tài)功耗只有9.6 mW，時(shí)延為16.8ns，開環(huán)增益、單位增益帶寬和相位裕度分別達(dá)到82.78 dB，52.8 MHz和76°，而所設(shè)計(jì)的BiCMOS運(yùn)放的靜態(tài)功耗達(dá)到10.2 mW，時(shí)延為12.7 ns，開環(huán)增益、單位增益帶寬和相位裕度分別為83.3 dB、75 MHz以及63°，各項(xiàng)技術(shù)指標(biāo)都達(dá)到了設(shè)計(jì)要求。
標(biāo)簽： CMOSBiCMOS 低壓 低功耗
上傳時(shí)間： 2013-06-29
上傳用戶：saharawalker
本課題是應(yīng)北京奔馳--戴姆勒克萊斯勒汽車制造有限公司的要求而研究的一種射頻信號(hào)源。要求能產(chǎn)生并發(fā)射音樂調(diào)制的射頻信號(hào)，用于其車載收音機(jī)的性能和接收效果的測(cè)試，能使收音機(jī)連續(xù)搜臺(tái)，并且要分多個(gè)頻段對(duì)其收音機(jī)的中波段進(jìn)行逐臺(tái)測(cè)試。因?yàn)橐郧暗能囕d收音機(jī)都是通過電纜有線連接到其收音機(jī)上，但這樣往往得不到實(shí)際效果，而且使用麻煩，所以在設(shè)計(jì)系統(tǒng)時(shí)選擇使用無線射頻(調(diào)幅)信號(hào)源，這樣更容易讓該公司方便使用，系統(tǒng)中還設(shè)計(jì)了很簡(jiǎn)潔的鍵盤和LCD交互界面，使工人操作時(shí)很容易上手。 在考慮系統(tǒng)方案的過程中，我們選擇了少有人涉及的丁類放大器作為首選的放大電路，并使用單片機(jī)作為控制器。單片機(jī)已經(jīng)是一種很成熟的微處理器，能很方便的產(chǎn)生數(shù)字音樂信號(hào)。 本論文的安排如下： 首先概述數(shù)字功率放大器和射頻的發(fā)展及國內(nèi)外發(fā)展情況。 第2章對(duì)論文的來源及整體方案做了簡(jiǎn)要的介紹。 第3章對(duì)單片機(jī)數(shù)字部分做了詳細(xì)的論述，講述了數(shù)字信號(hào)的產(chǎn)生原理，分頻系數(shù)的確定，以及各個(gè)硬件的具體功能。 第4章將是本文的重點(diǎn)，論述了數(shù)字功率放大部分的數(shù)學(xué)原理，并詳細(xì)介紹了數(shù)字功放的原理。現(xiàn)在，數(shù)字功率放大器雖然在射頻領(lǐng)域少有具體應(yīng)用，但數(shù)字世界的發(fā)展步伐將無法停止，這就要求對(duì)原有的傳統(tǒng)意義上的放大電路進(jìn)行改進(jìn)，具有一定的創(chuàng)新意義。 第5章對(duì)濾波網(wǎng)絡(luò)和輸出匹配網(wǎng)絡(luò)進(jìn)行了深入的理論分析和研究，并將研究應(yīng)用于實(shí)際，最終得到了比較滿意的現(xiàn)場(chǎng)效果。 最后一章總結(jié)了在實(shí)際研究中遇到的問題和解決方法，并對(duì)本課題的發(fā)展做了總結(jié)。
上傳時(shí)間： 2013-06-18
上傳用戶：moonkoo7
隨著信息時(shí)代的到來，用戶對(duì)數(shù)據(jù)保護(hù)和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號(hào)經(jīng)信道傳輸后，到達(dá)接收端不可避免地會(huì)受到干擾而出現(xiàn)信號(hào)失真。因此需要采用差錯(cuò)控制技術(shù)來檢測(cè)和糾正由信道失真引起的信息傳輸錯(cuò)誤。RS（Reed—Solomon）碼是差錯(cuò)控制領(lǐng)域中一類重要的線性分組碼，由于它編解碼結(jié)構(gòu)相對(duì)固定，性能強(qiáng)，不但可以糾正隨機(jī)差錯(cuò)，而且對(duì)突發(fā)錯(cuò)誤的糾錯(cuò)能力也很強(qiáng)，被廣泛應(yīng)用在數(shù)字通信、數(shù)據(jù)存儲(chǔ)系統(tǒng)中，以滿足對(duì)數(shù)據(jù)傳輸通道可靠性的要求。因此設(shè)計(jì)一款高性能的RS編解碼器不但具有很大的應(yīng)用意義，而且具有相當(dāng)大的經(jīng)濟(jì)價(jià)值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎(chǔ)理論知識(shí)，重點(diǎn)介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進(jìn)行，接著介紹了有限域的有關(guān)理論。基于RS碼傳統(tǒng)的單倍結(jié)構(gòu)，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實(shí)現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進(jìn)行八倍并行擴(kuò)展，譯碼器關(guān)鍵方程求解模塊基于修正的歐幾里德算法設(shè)計(jì)了一種便于硬件實(shí)現(xiàn)的脈動(dòng)關(guān)鍵方程求解結(jié)構(gòu)，其他模塊均采用九倍并行實(shí)現(xiàn)。由于進(jìn)行了超前運(yùn)算、流水線及并行處理，使編解碼的數(shù)據(jù)吞吐量大為提高，同時(shí)延時(shí)更小。 本論文設(shè)計(jì)了C++仿真平臺(tái)，并與HDL代碼結(jié)果進(jìn)行了對(duì)比驗(yàn)證。Verilog HDL代碼經(jīng)過modelsim仿真驗(yàn)證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進(jìn)行綜合驗(yàn)證以及靜態(tài)時(shí)序分析，綜合軟件為QUATURSⅡ V8．0。驗(yàn)證及測(cè)試表明，本設(shè)計(jì)在滿足編解碼基本功能的基礎(chǔ)上，能夠?qū)崿F(xiàn)數(shù)據(jù)的高吞吐量和低延時(shí)傳輸，達(dá)到性能指標(biāo)要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實(shí)現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟(jì)價(jià)值。
上傳時(shí)間： 2013-04-24
上傳用戶：思琦琦
本論文主要對(duì)無線擴(kuò)頻集成電路設(shè)計(jì)中的信道編解碼算法進(jìn)行研究并對(duì)其FPGA實(shí)現(xiàn)思路和方法進(jìn)行相關(guān)研究。 近年來無線局域網(wǎng)IEEE802.11b標(biāo)準(zhǔn)建議物理層采用無線擴(kuò)頻技術(shù)，所以開發(fā)一套擴(kuò)頻通信芯片具有重大的現(xiàn)實(shí)意義。無線擴(kuò)頻通信系統(tǒng)與常規(guī)通信相比，具有很強(qiáng)的抗干擾能力，并具有信息蔭蔽、多址保密通信等特點(diǎn)。無線信道的特性較復(fù)雜，因此在無線擴(kuò)頻集成電路設(shè)計(jì)中，加入信道編碼是提高芯片穩(wěn)定性的重要方法。 在了解擴(kuò)頻通信基本原理的基礎(chǔ)上，本文提出了“串聯(lián)級(jí)聯(lián)碼+兩次交織”的信道編碼方案。串聯(lián)的級(jí)聯(lián)碼由外碼——(15，9，4)里德-所羅門(Reed-Solomon)碼，和內(nèi)碼-(2，1，3)卷積碼構(gòu)成，交織則采用交織深度為4的塊交織。重點(diǎn)對(duì)RS碼的時(shí)域迭代譯碼算法和卷積碼的維特比譯碼算法進(jìn)行了詳細(xì)的討論，并完成信道編譯碼方案的性能仿真及用FPGA實(shí)現(xiàn)的方法。 計(jì)算機(jī)仿真的結(jié)果表明，采用此信道編碼方案可以較好的改善現(xiàn)有仿真系統(tǒng)的誤符號(hào)率。 本論文的內(nèi)容安排如下：第一章介紹了無線擴(kuò)頻通信技術(shù)的發(fā)展?fàn)顟B(tài)以及國內(nèi)外開發(fā)擴(kuò)頻通信芯片的現(xiàn)狀，并給出了本論文的研究?jī)?nèi)容和安排。第二章主要介紹了擴(kuò)頻通信的基本原理，主要包括擴(kuò)頻通信的定義、理論基礎(chǔ)和分類，直接序列擴(kuò)頻通信方式的數(shù)學(xué)模型。第三章介紹了基本的信道編碼原理，信道編碼的分類和各自的特點(diǎn)。第四章給出了本課題選擇的信道編碼方案——“串聯(lián)級(jí)聯(lián)碼+兩次交織”，詳細(xì)討論了方案中里德-所羅門(Reed-Solomon)碼和卷積碼的基本原理、編碼算法和譯碼算法。最后給出編碼方案的實(shí)際參數(shù)。第五章對(duì)第四章提出的編碼方案進(jìn)行了性能仿真。第六章結(jié)合項(xiàng)目實(shí)際，討論了FPGA開發(fā)基帶擴(kuò)頻通信系統(tǒng)的設(shè)計(jì)思路和方法。首先對(duì)FPGA開發(fā)流程以及實(shí)際開發(fā)的工具進(jìn)行了簡(jiǎn)要的介紹，然后給出了擴(kuò)頻通信系統(tǒng)的總體設(shè)計(jì)。對(duì)發(fā)射和接收子系統(tǒng)中信道編碼、解碼等相關(guān)功能模塊的實(shí)現(xiàn)原理和方法進(jìn)行分析。第七章對(duì)論文的工作進(jìn)行總結(jié)。
標(biāo)簽： FPGA 無線擴(kuò)頻 信道編解 技術(shù)研究
上傳時(shí)間： 2013-07-07
上傳用戶：時(shí)代電子小智
本論文依據(jù)IEEE802.16a物理層對(duì)RS-CC碼的參數(shù)要求，研究了RS-CC碼的高速編、譯碼的VLSI硬件算法，同時(shí)對(duì)FPGA開發(fā)技術(shù)進(jìn)行了研究，以VerilogHDL為描述語言，在Xilinx公司的FPGA上實(shí)現(xiàn)了高速的RS-CC編、譯碼器。RS譯碼器中，錯(cuò)誤位置多項(xiàng)式和錯(cuò)誤值多項(xiàng)式的求解采用無求逆單元，并具有規(guī)則數(shù)據(jù)流、易于VLSI實(shí)現(xiàn)的改進(jìn)的歐幾里德算法(MEA)；CC譯碼器由采用模歸一化路徑度量的全并行的“加比選(ACS)”模塊和具有脈動(dòng)陣列結(jié)構(gòu)的幸存路徑回溯模塊組成。 在實(shí)現(xiàn)RS-CC譯碼器的過程中，分別從算法上和根據(jù)FPGA的結(jié)構(gòu)特點(diǎn)上，對(duì)譯碼器做了一些優(yōu)化工作，降低了硬件資源占有率和提高了譯碼速度。 此外，還搭建了以Xilinx公司40萬等效門的FPGASpartan-Ⅲ400-4PQ208為主體，以Cypress公司的USB2.0芯片CY7C68013為高速數(shù)據(jù)接口的硬件試驗(yàn)平臺(tái)，并在此試驗(yàn)平臺(tái)上實(shí)現(xiàn)了文中的高速RS-CC編譯碼系統(tǒng)。
標(biāo)簽： 802.16 RS-CC IEEE FPGA
上傳時(shí)間： 2013-06-03
上傳用戶：lx9076
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
