針對(duì)常用電流模式的升壓轉(zhuǎn)換器結(jié)構(gòu)，提出了一種高精度電流檢測(cè)電路。該電路在保證響應(yīng)速度的 前提下，通過(guò)增加電路環(huán)路增益，降低誤差源等方法，提高檢測(cè)電路的電流檢測(cè)精度。與其他結(jié)構(gòu)電路相 比，有結(jié)構(gòu)簡(jiǎn)單，響應(yīng)速度快，電流檢測(cè)精度高的優(yōu)點(diǎn)。基于Chartered 的0.35μm 的3.3 V/13.5 V CMOS 工 藝，使用Spectre 仿真器，對(duì)該電路進(jìn)行了仿真與驗(yàn)證。結(jié)果證明，在輸入電壓為2.5 V～5.5 V,電感電流為 100 mA～500 mA，工作頻率為1 MHz 的情況下，能夠正常穩(wěn)定工作，并且電流精度高達(dá)93％。
標(biāo)簽： 高精度 電流檢測(cè)電路
上傳時(shí)間： 2013-04-24
上傳用戶：西伯利亞
使用單片機(jī)和DAC 芯片，采用多周期綜合技術(shù)，可以組成電路十分簡(jiǎn)單，但頻率、幅度和波形都具有較高精度的信號(hào)源，輸出波形參數(shù)可以在編程時(shí)設(shè)定，能滿足一些特定場(chǎng)合的需要。關(guān)鍵字：?jiǎn)纹瑱C(jī)，數(shù)字頻率合
上傳時(shí)間： 2013-06-29
上傳用戶：xyipie
該論文的工作主要分為兩部分,第一部分是介紹與數(shù)字高清晰度電視(HDTV)碼流發(fā)生器配套的信源解碼板的設(shè)計(jì)與實(shí)現(xiàn).信源解碼板是整個(gè)碼流發(fā)生器的重要組成部分,該論文在介紹相關(guān)標(biāo)準(zhǔn)MPEG-2和AC-3以及整個(gè)碼流發(fā)生器功能的基礎(chǔ)上提出了用ST公司的芯片組實(shí)現(xiàn)HDTV信源解碼板的設(shè)計(jì)方案.論文詳細(xì)分析了各個(gè)功能模塊的具體設(shè)計(jì)方法以及實(shí)現(xiàn)時(shí)應(yīng)注意的問(wèn)題.目前該課題已經(jīng)成功結(jié)題,各項(xiàng)技術(shù)指標(biāo)完全符合合作單位的要求.該論文的第二部分主要是進(jìn)行基于FPGA的顯示器測(cè)試信號(hào)發(fā)生器的研究與開(kāi)發(fā).在對(duì)測(cè)試信號(hào)發(fā)生器所需產(chǎn)生的13種測(cè)試圖案和所要適應(yīng)的18種顯示格式的介紹之后,該論文提出了以FLEX10K50為核心控制芯片的顯示器測(cè)試信號(hào)發(fā)生器的設(shè)計(jì)方案.該論文詳細(xì)討論了FPGA設(shè)計(jì)中各個(gè)功能模塊的劃分和設(shè)計(jì)實(shí)現(xiàn)方法,并介紹了對(duì)FLEX10K50進(jìn)行配置的方法.
標(biāo)簽： HDTV FPGA 碼流 發(fā)生器
上傳時(shí)間： 2013-04-24
上傳用戶：yoleeson
直接數(shù)字合成(DDS)技術(shù)采用全數(shù)字的合成方法，所產(chǎn)生的信號(hào)具有頻率分辨率高、頻率切換速度快、頻率切換時(shí)相位連續(xù)、輸出相位噪聲低和可以產(chǎn)生任意波形等諸多優(yōu)點(diǎn)。本文研究的是一種基于DDS/FPGA的多波形信號(hào)源系統(tǒng)，其中，DDS技術(shù)是其核心技術(shù)。DDS可以精確地控制合成信號(hào)的三個(gè)參量：幅度、相位以及頻率，因此利用DDS技術(shù)可以合成任意波形。但因其數(shù)字化合成的固有特點(diǎn)，使其輸出信號(hào)中存在大量雜散信號(hào)。雜散信號(hào)的主要來(lái)源是：相位截?cái)鄮?lái)的雜散信號(hào)；幅度量化帶來(lái)的雜散信號(hào)；DAC的非線性特性帶來(lái)的雜散信號(hào)。這些雜散信號(hào)嚴(yán)重影響了合成信號(hào)的頻譜純度。因此抑制這些雜散信號(hào)是提高合成信號(hào)譜質(zhì)的關(guān)鍵。 本文在研究各種抑制DDS雜散技術(shù)的基礎(chǔ)上，提出了中和加擾技術(shù)，這可以在很大程度上減小雜散對(duì)DDS輸出信號(hào)譜質(zhì)的影響。 EP1S808956C6是一款高性能的FPGA芯片，其超強(qiáng)的數(shù)據(jù)處理能力十分適合應(yīng)用于DDS多波形信號(hào)源的開(kāi)發(fā)。在QuartusⅡ平臺(tái)下運(yùn)用Verilog HDL語(yǔ)言和原理圖設(shè)計(jì)可以很方便地應(yīng)用各種抑制雜散信號(hào)的方法來(lái)提高輸出信號(hào)的譜質(zhì)。 結(jié)合高速DDS技術(shù)和FPGA兩者的優(yōu)點(diǎn)，本文設(shè)計(jì)了一種基于DDS/FPGA的多波形信號(hào)源，它能完成正弦波、余弦波、三角波、鋸齒波、方波、AM、SSB、FM、2ASK、2FSK、π/4-QDPSK等多種信號(hào)。使得所設(shè)計(jì)的信號(hào)源可以適應(yīng)多種不同的工作環(huán)境，給工作帶了方便。
標(biāo)簽： DDSFPGA 多波形 信號(hào)源
上傳時(shí)間： 2013-07-27
上傳用戶：sc965382896
低密度校驗(yàn)碼（LDPC，Low Density Parity Check Code）是一種性能接近香農(nóng)極限的信道編碼，已被廣泛地采用到各種無(wú)線通信領(lǐng)域標(biāo)準(zhǔn)中，包括我國(guó)的數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)、歐洲第二代衛(wèi)星數(shù)字視頻廣播標(biāo)準(zhǔn)（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來(lái)4G通信系統(tǒng)中的核心技術(shù)之一。 當(dāng)今LDPC碼構(gòu)造的主流方向有兩個(gè)，分別是結(jié)合準(zhǔn)循環(huán)（QC，Quasi Cyclic）移位結(jié)構(gòu)的單次擴(kuò)展構(gòu)造和類(lèi)似重復(fù)累積（RA，Repeat Accumulate）碼構(gòu)造。相應(yīng)地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實(shí)現(xiàn)簡(jiǎn)單，但是吞吐量不高，且不容易構(gòu)造高性能的好碼。 本文在研究了上述幾種碼構(gòu)造和編碼算法之后，結(jié)合編譯碼器綜合實(shí)現(xiàn)的復(fù)雜度考慮，提出了一種切實(shí)可行的基于二次擴(kuò)展（Dex，Duplex Expansion）的QC-LDPC碼構(gòu)造方法，以實(shí)現(xiàn)高吞吐量的LDPC碼收發(fā)端；并且充分利用該類(lèi)碼校驗(yàn)矩陣準(zhǔn)循環(huán)移位結(jié)構(gòu)的特點(diǎn)，結(jié)合RU算法，提出了一種新編碼器的設(shè)計(jì)方案。 基于二次擴(kuò)展的QC-LDPC碼構(gòu)造方法，是通過(guò)對(duì)母矩陣先后進(jìn)行亂序擴(kuò)展（Pex，Permutation Expansion）和循環(huán)移位擴(kuò)展（CSEx，Cyclic Shift Expansion）實(shí)現(xiàn)的。在此基礎(chǔ)上，為了實(shí)現(xiàn)可變碼長(zhǎng)、可變碼率，一般編譯碼器需同時(shí)支持多個(gè)亂序擴(kuò)展和循環(huán)移位擴(kuò)展的擴(kuò)展因子。本文所述二次擴(kuò)展構(gòu)造方法的特點(diǎn)在于，固定循環(huán)移位擴(kuò)展的擴(kuò)展因子大小不變，支持多個(gè)亂序擴(kuò)展的擴(kuò)展因子，使得譯碼器結(jié)構(gòu)得以精簡(jiǎn)；構(gòu)造得到的碼字具有近似規(guī)則碼的結(jié)構(gòu)，便于硬件實(shí)現(xiàn)；（偽）隨機(jī)生成的循環(huán)移位系數(shù)能夠提高碼字的誤碼性能，是對(duì)硬件實(shí)現(xiàn)和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復(fù)用，使得實(shí)現(xiàn)復(fù)雜度近似與碼長(zhǎng)成正比。考慮到吞吐量的要求，新編碼器結(jié)構(gòu)完全拋棄了RU算法中串行的前向替換（FS，F(xiàn)orward Substitution）模塊，同時(shí)簡(jiǎn)化了流水線結(jié)構(gòu)，由原先RU算法的6級(jí)降低為4級(jí)；為了縮短編碼延時(shí)，設(shè)計(jì)時(shí)安排每一級(jí)流水線計(jì)算所需的時(shí)鐘數(shù)大致相同。 這種碼字構(gòu)造和編碼聯(lián)合設(shè)計(jì)方案具有以下優(yōu)勢(shì)：相比RU算法，新方案對(duì)可變碼長(zhǎng)、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節(jié)省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類(lèi)似重復(fù)累積碼結(jié)構(gòu)的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構(gòu)造更為方便。以上結(jié)果都在Xilinx Virtex II pro 70 FPGA上得到驗(yàn)證。 通過(guò)在實(shí)驗(yàn)板上實(shí)測(cè)表明，上述基于二次擴(kuò)展的QC-LDPC碼構(gòu)造和相應(yīng)的編碼方案能夠?qū)崿F(xiàn)高吞吐量LDPC碼收發(fā)端，在實(shí)際應(yīng)用中具有很高的價(jià)值。 目前，LDPC碼正向著非規(guī)則、自適應(yīng)、信源信道及調(diào)制聯(lián)合編碼方向發(fā)展。跨層聯(lián)合編碼的構(gòu)造方法，及其對(duì)應(yīng)的編碼算法，也必將成為信道編碼理論未來(lái)的研究重點(diǎn)。
上傳時(shí)間： 2013-07-26
上傳用戶：qoovoop
信號(hào)發(fā)生器是控制系統(tǒng)的重要組成部分。研制出較高精度、可靠性、可調(diào)參數(shù)的數(shù)字量信號(hào)發(fā)生器，對(duì)于促進(jìn)我國(guó)航空、航天、國(guó)防以及工業(yè)自動(dòng)化等領(lǐng)域的發(fā)展均有重要意義。本文以直接頻率合成和偽隨機(jī)碼的設(shè)計(jì)與實(shí)現(xiàn)為中心，對(duì)擴(kuò)頻通信的基本理論、信號(hào)源的結(jié)構(gòu)、載波調(diào)制等問(wèn)題進(jìn)行了深入的分析和研究，并給出了模塊的硬件實(shí)現(xiàn)方案。 現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)設(shè)計(jì)靈活、速度快，在數(shù)字專(zhuān)用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。論文介紹了FPGA技術(shù)的發(fā)展和應(yīng)用，包括VHDL語(yǔ)言的基本語(yǔ)法結(jié)構(gòu)和FPGA器件的開(kāi)發(fā)設(shè)計(jì)流程等等。詳細(xì)地分析了各類(lèi)頻率合成器的基礎(chǔ)上提出采用直接數(shù)字式頻率合成原理(DDS)實(shí)現(xiàn)低相位噪聲、高分辨率、高精度和高穩(wěn)定度的信號(hào)源。研究了測(cè)距偽隨機(jī)碼的原理，確定選用移位序列作為系統(tǒng)的擴(kuò)頻碼序列，并選取了符合本系統(tǒng)使用的移位序列擴(kuò)頻碼。分別給出并分析了相應(yīng)的FPGA硬件實(shí)現(xiàn)電路。 對(duì)于載波調(diào)制這一關(guān)鍵技術(shù)，提出了采用二進(jìn)制相移鍵控相位選擇法并相應(yīng)作了硬件實(shí)現(xiàn)。最后給出具體設(shè)計(jì)實(shí)現(xiàn)了的信號(hào)發(fā)生器的輸出波形。經(jīng)實(shí)驗(yàn)室測(cè)試，設(shè)計(jì)的信號(hào)發(fā)生器滿足要求，且結(jié)構(gòu)簡(jiǎn)單、工作可靠、重量輕、體積小，具有良好的應(yīng)用前景。
標(biāo)簽： FPGA 擴(kuò)頻 模擬信號(hào)源
上傳時(shí)間： 2013-04-24
上傳用戶：qweqweqwe
有源濾波器實(shí)際上是一種具有特定頻率響應(yīng)的放大器。它是在運(yùn)算放大器的基礎(chǔ)上增加一些R、C等無(wú)源元件而構(gòu)成的。 通常有源濾波器分為： 低通濾波器（LPF） 高通濾波器（HPF） 帶通濾波器（BPF） 帶阻濾波器（BEF） 它們的幅度頻率特性曲線如圖13.01所示。
上傳時(shí)間： 2013-06-25
上傳用戶：hxy200501
·C#設(shè)計(jì)高精度語(yǔ)音識(shí)別程序（源碼為英文版，注解也為英文版）文件列表: dmetaphone_demo.zip dmetaphone_src.zip
標(biāo)簽： 高精度 語(yǔ)音識(shí)別 程序
上傳時(shí)間： 2013-07-21
上傳用戶：hsj3927
基于0．25gm PHEMT工藝，給出了兩個(gè)高增益K 波段低噪聲放大器．放大器設(shè)計(jì)中采用了三級(jí)級(jí)聯(lián)增加?xùn)艑挼碾娐方Y(jié)構(gòu)，通過(guò)前級(jí)源極反饋電感的恰當(dāng)選取獲得較高的增益和較低的噪聲；采用直流偏置上加阻容網(wǎng)絡(luò)，用來(lái)消除低頻增益和振蕩；三級(jí)電路通過(guò)電阻共用一組正負(fù)電源，使用方便，且電路性能較好，輸入輸出駐波比小于2．0；功率增益達(dá)24dB；噪聲系數(shù)小于3．5dB．兩個(gè)放大器都有較高的動(dòng)態(tài)范圍和較小的面積，放大器ldB壓縮點(diǎn)輸出功率大于15dBm；芯片尺寸為1mm×2mm×0．1mm．該放大器可以應(yīng)用在24GHz汽車(chē)?yán)走_(dá)前端和26．5GHz本地多點(diǎn)通信系統(tǒng)中．
上傳時(shí)間： 2014-12-23
上傳用戶：masochism
電壓源電流源名字上僅差一個(gè)字…HE HE.有一些朋友對(duì)此不太明白.所以特此說(shuō)明下…并以軟件仿真…詳細(xì)介紹工作原理…以及注意事項(xiàng)….下面就是電壓源和電流的符號(hào)…左邊是電流源,右邊是電壓源. 電壓源…電壓源其實(shí)就是我們普通經(jīng)常用的一種電源.比如說(shuō)電池呀電瓶或自己做的穩(wěn)壓電路.一般屬于電壓源… 電壓源的特性是: 輸出端,可以開(kāi)路,但不能短路…總而言之電壓源的輸出電壓是恒定的…比如5V 電壓源輸出的電壓就是5V.隨不同的負(fù)載會(huì)改變電流…比如在5V 的電壓源上加一個(gè)1 歐的負(fù)載… 流過(guò)的電流就是5/1=5A 電流… 如果接的電阻為2 歐.流過(guò)電流就等于5/2=2.5A….這個(gè)簡(jiǎn)單的計(jì)算相信誰(shuí)都會(huì)…電流源電流源和電壓源區(qū)別比較大…電流源輸出端不能開(kāi)路,但可以短路…為什么不能開(kāi)路呢…HE HE…是因?yàn)殚_(kāi)路了…電流源輸出的電壓就為無(wú)限高了…(實(shí)際上電壓也是有一定值的)總而言之電流源的輸出電流是恒定的.不管你負(fù)載的大小…就是你短路了.他的電流還是保持不變.改變的是電壓…比如一個(gè)1A的恒流源…你接上一個(gè)1歐的負(fù)載…他輸出的電壓是.1x1=1V 電壓…當(dāng)你接上一個(gè)10 歐電阻的時(shí)候…他就是1x10=10V電壓輸出…
上傳時(shí)間： 2013-10-08
上傳用戶：kaixinxin196
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
