亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

高頻電壓信號(hào)

  • LDPC碼編碼器FPGA實現研究

    LDPC(低密度奇偶校驗碼)編碼是提高通信質量和數據傳輸速率的關鍵技術。LDPC碼應用于實際通信系統是本課題的研究重點。實際通信要求在LDPC碼長盡量短、碼率盡量高及硬件可實現的前提下,結合連續相位MSK調制,滿足歸一化信噪比SNR=2dB時,系統誤碼率低于10-4。根據課題背景,本文主要研究基于FPGA的LDPC編碼器設計與實現。 LDPC碼的編碼復雜度往往與其幀長的平方成正比,編碼復雜度大,成為編碼硬件實現的一個障礙;論文針對實際系統的預期指標,通過對多種矩陣構造算法的預選方案及影響LDPC碼性能參數仿真分析,基于1/2碼率,1024和2048兩種幀長,設計了三種編碼器的備選方案,分別為直接下三角編碼器,串行準循環編碼器和二階準循環編碼器。 對于每種編碼器,分別設計了其整體結構,并對每種編碼器的功能模塊進行深入研究,設計完成后利用第3方軟件MODELSIM對編碼器進行了時序仿真;根據時序仿真結果和綜合報告對三種編碼方案進行比較,最終選擇串行準循環編碼器作為硬件實現的編碼方案。 最后,在FPGA中硬件實現了串行準循環編碼器并對其進行測試,利用MATLAB仿真程序和串口通信工具最終驗證了這種編碼器的正確性和硬件可實現性。

    標簽: LDPC FPGA 編碼器 實現研究

    上傳時間: 2013-08-02

    上傳用戶:林魚2016

  • 海信HDP2919彩電電路圖

    海信HDP2919彩電電路圖海信HDP2919彩色電視機電路圖,海信HDP2919彩電圖紙,海信HDP2919原理圖。

    標簽: 2919 HDP 海信 彩電電路圖

    上傳時間: 2013-06-18

    上傳用戶:黃華強

  • 高動態GPS接收機CA碼的接收

    GPS(全球定位系統)是美國建立的高精度衛星定位導航系統,高動態GPS接收機可應用于衛星、飛機、高速列車等許多場合。高動態給GPS信號帶來很大的多普勒頻移和多普勒頻移變化率,普通民用接收機無法正常工作。適用于高動態條件的接收機可以有效消除多普勒頻移及其變化率對信號接收的影響,提高導航定位精度。 本文在深入研究GPS的系統組成、工作原理以及信號格式的基礎上,重點研究高動態條件下C/A碼和載波的捕獲與跟蹤方案。論文的主要工作如下: 1.深入研究擴頻信號的各種捕獲算法,提出了一種適用于高動態的基于FFT的C/A碼快速捕獲算法; 2.研究擴頻碼跟蹤和載波跟蹤技術,設計了載波輔助的碼跟蹤環路——數字延遲鎖定環(DLL)及一種叉積自動頻率跟蹤環(CPAFC)與科斯塔斯(Costas)環相結合的載波跟蹤方案,并在MATLAB環境下建立系統模型,對環路參數進行了詳細的設計; 3.初步完成了GPS接收機基帶處理模塊核心單元的FPGA設計和功能仿真。

    標簽: GPS 動態 接收機 接收

    上傳時間: 2013-07-10

    上傳用戶:suxuan110425

  • 高清視頻編解碼系統控制模塊設計

    在航空航天,遙感測量,安全防衛以及家用影視娛樂等領域,要求能及時保存高清晰度的視頻信號供后期分析、處理、研究和欣賞。因此,研究一套處理速度快,性能可靠,使用方便,符合行業相關規范的高清視頻編解碼系統是十分必要的。 本文首先介紹了高清視頻的發展歷史。并就當前相關領域的發展闡述了高清視頻編解碼系統的設計思路,提出了可行的系統設計方案。基于H.264的高清視頻編碼系統對處理器的要求非常高,一般的DSP和通用處理器難以達到性能要求。本系統選擇富士通公司最新的專用視頻編解碼芯片MB86H51,實時編解碼分辨率達到1080p的高清視頻。芯片具有壓縮率高,功耗低,體積小等優點。系統的控制設備由三塊FPGA芯片和ARM控制器共同完成。FPGA芯片分別負責視頻輸入輸出,碼流輸入輸出和主編解碼芯片的控制。ARM作為上層人機交互的控制器,向系統使用者提供操作界面,并與主控FPGA相連。方案實現了高清視頻的輸入,實時編碼和碼流存儲輸出等功能于一體,能夠編碼1080p的高清視頻并存儲在硬盤中。系統開發的工作難點在于FPGA的程序設計與調試工作。其次,詳細介紹了FPGA在系統中的功能實現,使用的方法和程序設計。使用VHDL語言編程實現I2C總線接口和接口控制功能,利用stratix系列FPGA內置的M4K快速存儲單元實現128K的命令存儲ROM,并對設計元件模塊化,方便今后的功能擴展。編程實現了PIO模式的硬盤讀寫和SDRAM接口控制功能,實現高速的數據存儲功能。利用時序狀態機編程實現主芯片編解碼控制功能,完成編解碼命令的發送和狀態讀取,并對設計思路,調試結果和FPGA資源使用情況進行分析。著重介紹設計中用到的最新芯片及其工作方式,分析設計過程中使用的最新技術和方法。有很強的實用價值。最后,論文對系統就不同的使用情況提出了可供改進的方案,并對與高清視頻相關的關鍵技術作了分析和展望。

    標簽: 高清視頻 編解碼 系統控制 模塊設計

    上傳時間: 2013-07-26

    上傳用戶:shanml

  • 基于FPGA的雷達信號數字接收機的實現

    在雷達信號偵察中運用寬帶數字接收技術是電子偵察的一個重要發展方向。數字信號處理由于其精度高、靈活性強、以及易于集成等特點而應用廣泛。電子系統數字化的最大障礙是寬帶高速A/D變換器的高速數據流與通用DSP處理能力的不匹配。而FPGA的廣泛應用,為解決上述矛盾提供了一種有效的方法。 本文利用FPGA技術,設計了具備高速信號處理能力的寬帶數字接收機平臺,并提出了數字接收機實現的可行性方法,以及對這些方法的驗證。具體來說就是如何利用單片的FPGA實現對雷達信號并行地實時檢測和參數估計。所做工作主要分為兩大部分: 1、適合于FPGA硬件實現的算法的確定及仿真:對A/D采樣信號采用自相關累加算法進行信號檢測,利用信號的相關性和噪聲的獨立性提高信噪比,通過給出檢測門限來估計信號的起止點。對于常規信號的頻率估計,采用Rife算法。通過Matlab仿真,表明上述算法在運算量和精度方面均有良好性能,適合用作FPGA硬件實現。 2、算法的FPGA硬件實現:針對原算法中極大消耗運算量的相關運算,考慮到FPGA并行處理的特點,將原算法修改為并行相關算法,并加入流水線,這樣處理極大地提高了系統的數據吞吐率。采用Xilinx公司的Virtex-4系列中的XC4VSX55芯片作為開發平臺完成設計,系統測試結果表明,本設計能正常工作,滿足系統設計要求。 文章的最后,結合系統設計給出幾種VHDL優化方法,主要圍繞系統的速度、結構和面積等問題展開討論。

    標簽: FPGA 雷達信號 數字接收機

    上傳時間: 2013-06-25

    上傳用戶:songnanhua

  • 基于AD9833的高精度可編程波形發生器系統設計

    基于AD9833的高精度可編程波形發生器系統設計:介紹一種基于AD9833的高精度可編程波形發生器系統解決方案,該系統具有可編程設置、波形頻率和峰峰值等功能,從而解決DDS輸出波形峰峰值不能直接

    標簽: 9833 AD 高精度 可編程

    上傳時間: 2013-04-24

    上傳用戶:ecooo

  • 基于FPGA的高分辨率圖像采集卡

    隨著計算機科學和視頻技術的廣泛發展,數字圖像采集在電子通信與信息處理領域得到了廣泛的應用,例如廣播電視的數字化、網絡視頻、監視監控系統等. 視頻圖像采集卡作為計算機視頻應用的前端設備,承擔著模擬視頻信號向數字視頻信號轉換的任務,在多媒體時代占據著重要的位置.設計一種功能靈活,使用方便,便于嵌入到系統中的視頻信號采集電路具有重要的實用意義. 本文首先介紹數字圖像采集系統的發展現狀和前景,提出了本次設計的目標: 完成基于PCI總線的高分辨率圖像采集卡設計.然后簡單介紹了本次設計用到的基本理論:數據采集理論,特別說明了采樣和量化的定義與區別,以及量化的幾種方式和量化與AD技術之間的關系. 圖像采集系統的基本構成,是以數字信號處理器為核心,控制外圍的A/D、D/A轉換器和外圍存儲器.本文對比了當下流行的DSP芯片和IFPGA芯片作為數字處理核心的優缺點,并根據系統實際需要,選用FPGA作為數字信號處理器.然后列舉了幾款常用A/D視頻芯片,還介紹了SDRAM控制的基本流程,最后提出了系統的整體設計方案. 圖像采集卡的硬件設計分為A/D前端模擬通道設計和FPGA數字信號傳輸及外圍電路設計.本文重點介紹了A/D芯片外圍電路連接和使用方法,對PCI總線和它的控制電路也做了詳細闡述.對圖像采集卡的PCB布局布線也有詳細說明. 圖像采集卡FPGA內部程序構成也是本文的一個重點.本次的程序設計主要分為數據采集模塊,即與A/D接口模塊,數據暫存模塊,即SDRAM讀寫控制模塊,數據處理模塊和數據傳輸模塊,即PCI控制模塊.重點在于對的SDRAM的連續讀寫控制和各個模塊間的協調工作.說明了.A/D采集數據從接收到存儲詳細過程,以及對SDRAM讀寫狀態機和PCI總線的操控. 最后介紹了硬件調試和FPGA程序驗證結果.詳細說明了以Modelsim為平臺的前端功能仿真和后端時序仿真,以及以SignalTapⅡ為平臺,程序下載到FPGA中進行的實時驗證.結果表明整個圖像采集系統基本達到了系統設計中所給出的性能指標,證明了整個系統設計的正確性和合理性.

    標簽: FPGA 高分辨率 圖像采集卡

    上傳時間: 2013-04-24

    上傳用戶:amandacool

  • 一種高分辨率的單相交流調壓電源設計

    摘要院提出了一種采用IPM大功率模塊實現的高分辨率調壓電源的設計方法。該方法采用粗堯細調節的方式實現了高分辨率的電壓調節。重點介紹了逆變方式下粗細調節部分相位一致問題,驗結果表明這種方法切實可行。

    標簽: 高分辨率 單相交流 調壓 電源設計

    上傳時間: 2013-07-01

    上傳用戶:linlin

  • 基于FPGA的GPS中頻數字接收機

    本文進行了基于FPGA的GPS直序偽碼擴頻接收機的設計和數字化硬件實現。論文首先對GPS衛星導航定位系統進行了分析,并對與數字化接收機直接相關聯的GPS信號中頻部分結合實際系統要求進行了設計和分析,由此確定了數字化偽碼捕獲跟蹤接收機研制的具體要求,之后完成了接收機中頻數字化方案設計。同時對偽碼捕獲跟蹤后端的載波捕獲跟蹤的實現方案進行了描述和分析。最后利用EDA工具在FPGA芯片上實現了GPS數字化接收機的偽碼捕獲跟蹤。 受工作環境的制約,GPS衛星接收機系統首先表現為功率受限系統,接收機必須滿足在低信噪比條件下工作。同時接收機與衛星間高動態產生的多普勒頻率,給接收機實現快速捕獲帶來了難度。通過仿真分析,綜合了實現難度和性能兩方面因素,針對小信噪比工作條件提出了改進型的序貫偽碼捕獲實施方案。同時按照捕獲概率和時間的要求,對接收機偏壓、上、下門限、NCO增益等進行了設計和仿真分析,確定了捕獲的數字化實現方案,偽碼跟蹤采用超前滯后環方案。捕獲完成后可使本地偽碼與接收偽碼的相對誤差保持在±1/4碼元范圍內,而跟蹤環路的跟蹤范圍為±4/3碼元,保證了捕獲到跟蹤的可靠銜接,同時采用可變環路帶寬措施解決了跟蹤速度和精度的矛盾。 在數字化實現設計中,給出了詳細的數字化實現方案和分析,這樣在保證工作精度的同時盡量減少硬件資源的開銷,利用EDA工具,采用Veilog設計語言在Xilinx的VirtexII系列的XC2V500fg256的FPGA上完成數字化接收機偽碼捕獲跟蹤的實現,并在其開發平臺上對數字化接收機進行了仿真驗證,在給定的工作條件下達到了設計性能和指標要求。

    標簽: FPGA GPS 中頻 數字接收機

    上傳時間: 2013-04-24

    上傳用戶:15510133306

  • 基于FPGA的HDB3編譯碼設計

    一般由信源發出的數字基帶信號含有豐富的低頻分量,甚至直流分量,這些信號往往不宜直接用于傳輸,易產生碼間干擾進而直接影響傳輸的可靠性,因而要對其進行編碼以便傳輸。傳統的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式,而該方式的地面解碼電路復雜。FPGA(現場可編程門陣列)作為一種新興的可編程邏輯器件,具有較高的集成度,能將編解碼電路集成在一片芯片上,而HDB3碼(三階高密度雙極性碼)具有解碼規則簡單,無直流,低頻成份少,可打破長連0和提取同步方便等優點。基于上述情況,本文提出了基于FPGA的}tDB3編譯碼設計方案。 該研究的總體設計方案包括用MATLAB進行HDB3編譯碼算法的驗證,基于FPGA的HDB3碼編譯碼設計與仿真,結果分析與比較三大部分。為了保證該設計的可靠性,首先是進行編譯碼的算法驗證;其次通過在FPGA的集成設計環境QuartusⅡ軟件中完成HDB3碼的編譯、綜合、仿真等步驟,通過下載電纜下載到特定的FPGA芯片上,用邏輯分析儀進行時序仿真;最后將算法驗證結果與仿真結果作一對比,分析該研究的可行性與可靠性。 研究表明,基于FPGA的HDB3編譯碼設計具有體積小,譯碼簡單,編程靈活,集成度高,可靠等優點。

    標簽: FPGA HDB3 編譯碼

    上傳時間: 2013-04-24

    上傳用戶:siguazgb

主站蜘蛛池模板: 大邑县| 溆浦县| 都安| 景谷| 霍山县| 商水县| 西乌珠穆沁旗| 怀来县| 威宁| 大悟县| 固阳县| 宣武区| 徐汇区| 大兴区| 兰西县| 鄂托克前旗| 葫芦岛市| 奉化市| 恩施市| 莒南县| 肥东县| 灌阳县| 邵东县| 黄梅县| 五河县| 利川市| 介休市| 铜梁县| 黎川县| 佛学| 临泽县| 沛县| 北海市| 禹州市| 巧家县| 五华县| 石狮市| 湟源县| 红河县| 廊坊市| 浪卡子县|