低密度校驗碼（LDPC，Low Density Parity Check Code）是一種性能接近香農極限的信道編碼，已被廣泛地采用到各種無線通信領域標準中，包括我國的數(shù)字電視地面?zhèn)鬏敇藴省W洲第二代衛(wèi)星數(shù)字視頻廣播標準（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統(tǒng)中的核心技術之一。 當今LDPC碼構造的主流方向有兩個，分別是結合準循環(huán)（QC，Quasi Cyclic）移位結構的單次擴展構造和類似重復累積（RA，Repeat Accumulate）碼構造。相應地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實現(xiàn)簡單，但是吞吐量不高，且不容易構造高性能的好碼。 本文在研究了上述幾種碼構造和編碼算法之后，結合編譯碼器綜合實現(xiàn)的復雜度考慮，提出了一種切實可行的基于二次擴展（Dex，Duplex Expansion）的QC-LDPC碼構造方法，以實現(xiàn)高吞吐量的LDPC碼收發(fā)端；并且充分利用該類碼校驗矩陣準循環(huán)移位結構的特點，結合RU算法，提出了一種新編碼器的設計方案。 基于二次擴展的QC-LDPC碼構造方法，是通過對母矩陣先后進行亂序擴展（Pex，Permutation Expansion）和循環(huán)移位擴展（CSEx，Cyclic Shift Expansion）實現(xiàn)的。在此基礎上，為了實現(xiàn)可變碼長、可變碼率，一般編譯碼器需同時支持多個亂序擴展和循環(huán)移位擴展的擴展因子。本文所述二次擴展構造方法的特點在于，固定循環(huán)移位擴展的擴展因子大小不變，支持多個亂序擴展的擴展因子，使得譯碼器結構得以精簡；構造得到的碼字具有近似規(guī)則碼的結構，便于硬件實現(xiàn)；（偽）隨機生成的循環(huán)移位系數(shù)能夠提高碼字的誤碼性能，是對硬件實現(xiàn)和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復用，使得實現(xiàn)復雜度近似與碼長成正比。考慮到吞吐量的要求，新編碼器結構完全拋棄了RU算法中串行的前向替換（FS，F(xiàn)orward Substitution）模塊，同時簡化了流水線結構，由原先RU算法的6級降低為4級；為了縮短編碼延時，設計時安排每一級流水線計算所需的時鐘數(shù)大致相同。 這種碼字構造和編碼聯(lián)合設計方案具有以下優(yōu)勢：相比RU算法，新方案對可變碼長、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節(jié)省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類似重復累積碼結構的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構造更為方便。以上結果都在Xilinx Virtex II pro 70 FPGA上得到驗證。 通過在實驗板上實測表明，上述基于二次擴展的QC-LDPC碼構造和相應的編碼方案能夠實現(xiàn)高吞吐量LDPC碼收發(fā)端，在實際應用中具有很高的價值。 目前，LDPC碼正向著非規(guī)則、自適應、信源信道及調制聯(lián)合編碼方向發(fā)展。跨層聯(lián)合編碼的構造方法，及其對應的編碼算法，也必將成為信道編碼理論未來的研究重點。
上傳時間： 2013-07-26
上傳用戶：qoovoop
GPS（全球定位系統(tǒng)）是美國建立的高精度衛(wèi)星定位導航系統(tǒng)，高動態(tài)GPS接收機可應用于衛(wèi)星、飛機、高速列車等許多場合。高動態(tài)給GPS信號帶來很大的多普勒頻移和多普勒頻移變化率，普通民用接收機無法正常工作。適用于高動態(tài)條件的接收機可以有效消除多普勒頻移及其變化率對信號接收的影響，提高導航定位精度。 本文在深入研究GPS的系統(tǒng)組成、工作原理以及信號格式的基礎上，重點研究高動態(tài)條件下C/A碼和載波的捕獲與跟蹤方案。論文的主要工作如下： 1．深入研究擴頻信號的各種捕獲算法，提出了一種適用于高動態(tài)的基于FFT的C/A碼快速捕獲算法； 2．研究擴頻碼跟蹤和載波跟蹤技術，設計了載波輔助的碼跟蹤環(huán)路——數(shù)字延遲鎖定環(huán)（DLL）及一種叉積自動頻率跟蹤環(huán)（CPAFC）與科斯塔斯（Costas）環(huán)相結合的載波跟蹤方案，并在MATLAB環(huán)境下建立系統(tǒng)模型，對環(huán)路參數(shù)進行了詳細的設計； 3．初步完成了GPS接收機基帶處理模塊核心單元的FPGA設計和功能仿真。
上傳時間： 2013-07-10
上傳用戶：suxuan110425
在航空航天，遙感測量，安全防衛(wèi)以及家用影視娛樂等領域，要求能及時保存高清晰度的視頻信號供后期分析、處理、研究和欣賞。因此，研究一套處理速度快，性能可靠，使用方便，符合行業(yè)相關規(guī)范的高清視頻編解碼系統(tǒng)是十分必要的。 本文首先介紹了高清視頻的發(fā)展歷史。并就當前相關領域的發(fā)展闡述了高清視頻編解碼系統(tǒng)的設計思路，提出了可行的系統(tǒng)設計方案。基于H.264的高清視頻編碼系統(tǒng)對處理器的要求非常高，一般的DSP和通用處理器難以達到性能要求。本系統(tǒng)選擇富士通公司最新的專用視頻編解碼芯片MB86H51，實時編解碼分辨率達到1080p的高清視頻。芯片具有壓縮率高，功耗低，體積小等優(yōu)點。系統(tǒng)的控制設備由三塊FPGA芯片和ARM控制器共同完成。FPGA芯片分別負責視頻輸入輸出，碼流輸入輸出和主編解碼芯片的控制。ARM作為上層人機交互的控制器，向系統(tǒng)使用者提供操作界面，并與主控FPGA相連。方案實現(xiàn)了高清視頻的輸入，實時編碼和碼流存儲輸出等功能于一體，能夠編碼1080p的高清視頻并存儲在硬盤中。系統(tǒng)開發(fā)的工作難點在于FPGA的程序設計與調試工作。其次，詳細介紹了FPGA在系統(tǒng)中的功能實現(xiàn)，使用的方法和程序設計。使用VHDL語言編程實現(xiàn)I2C總線接口和接口控制功能，利用stratix系列FPGA內置的M4K快速存儲單元實現(xiàn)128K的命令存儲ROM，并對設計元件模塊化，方便今后的功能擴展。編程實現(xiàn)了PIO模式的硬盤讀寫和SDRAM接口控制功能，實現(xiàn)高速的數(shù)據(jù)存儲功能。利用時序狀態(tài)機編程實現(xiàn)主芯片編解碼控制功能，完成編解碼命令的發(fā)送和狀態(tài)讀取，并對設計思路，調試結果和FPGA資源使用情況進行分析。著重介紹設計中用到的最新芯片及其工作方式，分析設計過程中使用的最新技術和方法。有很強的實用價值。最后，論文對系統(tǒng)就不同的使用情況提出了可供改進的方案，并對與高清視頻相關的關鍵技術作了分析和展望。
標簽： 高清視頻 編解碼 系統(tǒng)控制 模塊設計
上傳時間： 2013-07-26
上傳用戶：shanml
基于AD9833的高精度可編程波形發(fā)生器系統(tǒng)設計:介紹一種基于AD9833的高精度可編程波形發(fā)生器系統(tǒng)解決方案，該系統(tǒng)具有可編程設置、波形頻率和峰峰值等功能，從而解決DDS輸出波形峰峰值不能直接
上傳時間： 2013-04-24
上傳用戶：ecooo
隨著計算機科學和視頻技術的廣泛發(fā)展,數(shù)字圖像采集在電子通信與信息處理領域得到了廣泛的應用,例如廣播電視的數(shù)字化、網(wǎng)絡視頻、監(jiān)視監(jiān)控系統(tǒng)等. 視頻圖像采集卡作為計算機視頻應用的前端設備,承擔著模擬視頻信號向數(shù)字視頻信號轉換的任務,在多媒體時代占據(jù)著重要的位置.設計一種功能靈活,使用方便,便于嵌入到系統(tǒng)中的視頻信號采集電路具有重要的實用意義. 本文首先介紹數(shù)字圖像采集系統(tǒng)的發(fā)展現(xiàn)狀和前景,提出了本次設計的目標: 完成基于PCI總線的高分辨率圖像采集卡設計.然后簡單介紹了本次設計用到的基本理論:數(shù)據(jù)采集理論,特別說明了采樣和量化的定義與區(qū)別,以及量化的幾種方式和量化與AD技術之間的關系. 圖像采集系統(tǒng)的基本構成,是以數(shù)字信號處理器為核心,控制外圍的A/D、D/A轉換器和外圍存儲器.本文對比了當下流行的DSP芯片和IFPGA芯片作為數(shù)字處理核心的優(yōu)缺點,并根據(jù)系統(tǒng)實際需要,選用FPGA作為數(shù)字信號處理器.然后列舉了幾款常用A/D視頻芯片,還介紹了SDRAM控制的基本流程,最后提出了系統(tǒng)的整體設計方案. 圖像采集卡的硬件設計分為A/D前端模擬通道設計和FPGA數(shù)字信號傳輸及外圍電路設計.本文重點介紹了A/D芯片外圍電路連接和使用方法,對PCI總線和它的控制電路也做了詳細闡述.對圖像采集卡的PCB布局布線也有詳細說明. 圖像采集卡FPGA內部程序構成也是本文的一個重點.本次的程序設計主要分為數(shù)據(jù)采集模塊,即與A/D接口模塊,數(shù)據(jù)暫存模塊,即SDRAM讀寫控制模塊,數(shù)據(jù)處理模塊和數(shù)據(jù)傳輸模塊,即PCI控制模塊.重點在于對的SDRAM的連續(xù)讀寫控制和各個模塊間的協(xié)調工作.說明了.A/D采集數(shù)據(jù)從接收到存儲詳細過程,以及對SDRAM讀寫狀態(tài)機和PCI總線的操控. 最后介紹了硬件調試和FPGA程序驗證結果.詳細說明了以Modelsim為平臺的前端功能仿真和后端時序仿真,以及以SignalTapⅡ為平臺,程序下載到FPGA中進行的實時驗證.結果表明整個圖像采集系統(tǒng)基本達到了系統(tǒng)設計中所給出的性能指標,證明了整個系統(tǒng)設計的正確性和合理性.
上傳時間： 2013-04-24
上傳用戶：amandacool
摘要院提出了一種采用IPM大功率模塊實現(xiàn)的高分辨率調壓電源的設計方法。該方法采用粗堯細調節(jié)的方式實現(xiàn)了高分辨率的電壓調節(jié)。重點介紹了逆變方式下粗細調節(jié)部分相位一致問題，驗結果表明這種方法切實可行。
上傳時間： 2013-07-01
上傳用戶：linlin
本文分析了當代高精度地震勘探數(shù)據(jù)采集系統(tǒng)的發(fā)展現(xiàn)狀，研究了數(shù)據(jù)采集的A/D方法及理論、現(xiàn)場可編程門陣列(Field Programmable GateArray，F(xiàn)PGA)技術的發(fā)展及原理，串口通信的原理及實現(xiàn)。在此基礎上，探討了采用FPGA控制24位△∑模數(shù)轉換器來實現(xiàn)高精度地震勘探數(shù)據(jù)采集系統(tǒng)的實現(xiàn)思路，對探測傳感器或檢波器后端數(shù)據(jù)采集系統(tǒng)的信號A/D轉換、FPGA與外部接口設計、串口數(shù)據(jù)通信做了詳細的研究，尤其是在用FPGA來完成與外部ADC的接口控制上做了深入的開發(fā)和設計，整個接口控制模塊采用VHDL語言編寫，并同時將ROM、FIFO等數(shù)字邏輯模塊一起集成到一片F(xiàn)PGA芯片當中，并在Quartus Ⅱ6.0的開發(fā)平臺上通過了軟件仿真，時序仿真結果達到了系統(tǒng)要求。
標簽： 高精度 地震勘探 數(shù)據(jù)采集系統(tǒng)
上傳時間： 2013-05-21
上傳用戶：yuele0123
區(qū)截裝置測速法是現(xiàn)代靶場中彈丸測速的普遍方法，測時儀作為區(qū)截裝置測速系統(tǒng)的主要組成部分，其性能直接影響彈丸測速的可靠性和精度。本文根據(jù)測時儀的發(fā)展現(xiàn)狀，按照設計要求，設計了一種基于單片機和FPGA的高精度智能測時儀，系統(tǒng)工作穩(wěn)定、操作方便、測時精度可達25ns。 本文詳細給出了系統(tǒng)的設計方案。該方案提出了一種在后端用單片機處理干擾信號的新方法，簡化了系統(tǒng)硬件電路的設計，提高了測時精度；提出了一種基于系統(tǒng)基準時間的測時方案，相對于傳統(tǒng)的測時方法，該方案為分析試驗過程提供了有效數(shù)據(jù)，進一步提高了系統(tǒng)工作的可靠性；給出了一種輸入信息處理的有效方法，保證了系統(tǒng)工作的穩(wěn)定性。 本文設計了系統(tǒng)FPGA邏輯電路，包括輸入信號的整形濾波、輸入信號的捕捉、時基模塊、異步時鐘域間數(shù)據(jù)傳遞、與單片機通信、單片機I/O總線擴展等；實現(xiàn)了系統(tǒng)單片機程序，包括單片機和。FPGA的數(shù)據(jù)交換、干擾信號排除和彈丸測速測頻算法的實現(xiàn)、LCD液晶菜單的設計和打印機的控制、FLASH的讀寫、上電后對FPGA的配置、與上位機的通信等；分析了系統(tǒng)的誤差因素，給出了系統(tǒng)的誤差和相對誤差的計算公式；通過實驗室模擬測試以及靶場現(xiàn)場測試，結果表明系統(tǒng)工作可靠、精度滿足設計要求、人機界面友好。
上傳時間： 2013-07-25
上傳用戶：pwcsoft
時間間隔測量在導航定位、航空航天、通訊、電子儀器、天文、計量、電子技術等眾多領域有著廣泛的應用。隨著這些領域技術的發(fā)展，對時間間隔測量的精度提出了更高的要求。 本文基于脈沖計數(shù)法的基礎上提出了等效脈沖計數(shù)...
上傳時間： 2013-05-26
上傳用戶：iswlkje
由于遙感器的空間分辨力的限制以及自然界地物的復雜性，混合像元普遍存在于遙感圖像中，為了提高遙感應用的精度，就必須解決混合像元的分解問題。而端元提取，則是光譜解混合的重要組成部分。然而，高光譜圖像巨大的數(shù)據(jù)量和...
上傳時間： 2013-06-07
上傳用戶：維子哥哥
