一個(gè)很好用的 lcd 時(shí)鐘程序 C語言 #include<reg51.h> #include<stdio.h> //定義計(jì)時(shí)器0 的重裝值 #define RELOAD_HIGH 0x3C #define RELOAD_LOW 0xD2 //定義按鍵彈跳時(shí)間 #define DB_VAL //定義設(shè)置模式的最大時(shí)間間隔 #define TIMEOUT 200 //定義游標(biāo)位置常數(shù) #define HOME 0 #define HOUR 1 #define MIN 2 #define SEC 3
標(biāo)簽： include define RELOAD stdio
上傳時(shí)間： 2014-12-19
上傳用戶：zukfu
使用VHDL設(shè)計(jì)一個(gè)適用於ETSI OFDM的時(shí)間和頻率同步處理器
標(biāo)簽： VHDL ETSI OFDM
上傳時(shí)間： 2015-09-21
上傳用戶：luke5347
倒數(shù)計(jì)時(shí)器 提供時(shí)間到關(guān)機(jī)的功能 可自由設(shè)定是否關(guān)機(jī)或者提供警示
標(biāo)簽：
上傳時(shí)間： 2016-02-02
上傳用戶：lepoke
一階Markov 實(shí)做 將文件讀進(jìn)來並計(jì)算出 entroy
標(biāo)簽： Markov entroy
上傳時(shí)間： 2013-11-29
上傳用戶：yuzsu
可計(jì)算itemset<=5以下的高頻項(xiàng)目集
標(biāo)簽： itemset lt
上傳時(shí)間： 2016-04-02
上傳用戶：lili123
FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計(jì)改善即時(shí)應(yīng)用性能，臺(tái)灣人寫的，關(guān)于FPGA應(yīng)用的技術(shù)文章
標(biāo)簽： FPGA 嵌入式 系統(tǒng) 性能
上傳時(shí)間： 2014-01-17
上傳用戶：ljt101007
基于89s52的最小系統(tǒng)按鍵音樂計(jì)時(shí)系統(tǒng)
標(biāo)簽： 89s52 系統(tǒng)
上傳時(shí)間： 2013-12-12
上傳用戶：saharawalker
大數(shù)高精運(yùn)算總結(jié) ：方法類似于加法 除了這里 s[i+j]+=s1[i]*s2[j] 注意格式的控制 這里得開兩個(gè)數(shù)組
標(biāo)簽： 運(yùn)算 加法 控制 數(shù)組
上傳時(shí)間： 2016-07-13
利用PIC18f452系列寫的計(jì)時(shí)器中斷練習(xí)程式，其中包含了如何進(jìn)入SLEEP的範(fàn)例解說。
標(biāo)簽： f452 PIC 18f 452
上傳時(shí)間： 2016-10-08
上傳用戶：cx111111
編譯器設(shè)計(jì) Analysis-Synthesis Model 分析Analysis: 原始程式轉(zhuǎn)換成階層結(jié)構(gòu)稱為樹(tree)，語法樹(syntax tree) 合成Synthesis: 產(chǎn)生目標(biāo)碼
標(biāo)簽： Analysis-Synthesis Analysis Model tree
上傳時(shí)間： 2016-12-01
上傳用戶：dengzb84
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
