泰克公司的非常好的技術(shù)資料，包括高速串行總線設(shè)計(jì)規(guī)范，信號(hào)采集和分析概念，測試方案等
標(biāo)簽： 高速串行 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2020-02-23
上傳用戶：bluestream
設(shè)計(jì)高速電路必須考慮高速訊 號(hào)所引發(fā)的電磁干擾、阻抗匹配及串音等效應(yīng)，所以訊號(hào)完整性 (signal integrity)將是考量設(shè)計(jì)電路優(yōu)劣的一項(xiàng)重要指標(biāo)，電路日異複雜必須仰賴可 靠的軟體來幫忙分析這些複雜的效應(yīng)，才比較可能獲得高品質(zhì)且可靠的設(shè)計(jì)， 因此熟悉軟體的使用也將是重要的研究項(xiàng)目之一。另外了解高速訊號(hào)所引發(fā)之 各種效應(yīng)(反射、振鈴、干擾、地彈及串音等)及其克服方法也是研究高速電路 設(shè)計(jì)的重點(diǎn)之一。目前高速示波器的功能越來越多，使用上很複雜，必須事先 進(jìn)修學(xué)習(xí)，否則無法全盤了解儀器之功能，因而無法有效發(fā)揮儀器的量測功能。 其次就是高速訊號(hào)量測與介面的一些測試規(guī)範(fàn)也必須熟悉，像眼圖分析，探針 效應(yīng)，抖動(dòng)(jitter)測量規(guī)範(fàn)及高速串列介面量測規(guī)範(fàn)等實(shí)務(wù)技術(shù)，必須充分 了解研究學(xué)習(xí)，進(jìn)而才可設(shè)計(jì)出優(yōu)良之教學(xué)教材及教具。
標(biāo)簽： 高速電路
上傳時(shí)間： 2021-11-02
上傳用戶：jiabin
本文以“某港口航道水深適時(shí)監(jiān)測技術(shù)研究”項(xiàng)目為背景,針對(duì)港口水深測量系統(tǒng)中發(fā)射的水聲信號(hào),采用基于GPS時(shí)間同步技術(shù)、以MCU+FPGA為核心控制單元的設(shè)計(jì)方案,設(shè)計(jì)了一套適用于工程實(shí)際的水聲信號(hào)數(shù)據(jù)采集與處理系統(tǒng)。該系統(tǒng)作為港口航道水深適時(shí)監(jiān)測技術(shù)的重要部分,具有極為重要的意義。水聲信號(hào)數(shù)據(jù)采集控制的核心是FPGA,時(shí)序電路的設(shè)計(jì)采用VHDL語言實(shí)現(xiàn)。主要任務(wù)是控制ADC與FIFO的工作時(shí)序相互配合,實(shí)現(xiàn)水聲信號(hào)的高速采集與存儲(chǔ)。該數(shù)據(jù)采集系統(tǒng)位于港口航道的一側(cè),水聲信號(hào)的發(fā)射端位于港口航道另一側(cè),在同步技術(shù)方面,系統(tǒng)使用GPS技術(shù)來實(shí)現(xiàn)。發(fā)射換能器和數(shù)據(jù)采集與處理系統(tǒng)的處理器同時(shí)讀取GPS的時(shí)間信息,到達(dá)預(yù)設(shè)時(shí)刻時(shí),水聲信號(hào)發(fā)射端和數(shù)據(jù)采集系統(tǒng)同時(shí)啟動(dòng),實(shí)現(xiàn)對(duì)水聲信號(hào)的異地同步采集。水聲信號(hào)數(shù)據(jù)的算法處理是由單片機(jī)實(shí)現(xiàn)的。數(shù)據(jù)采集完成之后,單片機(jī)讀取FIFO中的數(shù)據(jù),并對(duì)其作信號(hào)的短時(shí)能量分析,判斷出水聲信號(hào)的起始點(diǎn),然后將水聲信號(hào)的有效數(shù)據(jù)和水聲信號(hào)起始點(diǎn)的位置通過VHF發(fā)送到上位機(jī)。實(shí)驗(yàn)測試證明,本文設(shè)計(jì)的數(shù)據(jù)采集與處理系統(tǒng)在采樣率為4MHz時(shí)工作穩(wěn)定可靠,功耗低,測量精度高,具有較強(qiáng)的實(shí)用性,在水聲信號(hào)的采集與處理方面有著廣闊的應(yīng)用前景。
標(biāo)簽： 數(shù)據(jù)采集
上傳時(shí)間： 2022-06-04
上傳用戶：
隨著數(shù)字信號(hào)處理技術(shù)和數(shù)字電路工作速度的提高，以及對(duì)于系統(tǒng)靈敏度等要求的不斷提高，對(duì)于高速、高精度的ADC、DAC的指標(biāo)都提出了很高的要求。比如在移動(dòng)通信、圖像采集等應(yīng)用領(lǐng)域中，一方面要求ADC有比較高的采樣率以采集高帶寬的輸入信號(hào)，另一方面又要有比較高的位數(shù)以分辨細(xì)微的變化。因此，保證ADC/DAC在高速采樣情況下的精度是一個(gè)很關(guān)鍵的問題。ADC/DAC芯片的性能測試是由芯片生產(chǎn)廠家完成的，需要借助昂貴的半導(dǎo)體測試儀器，但是對(duì)于板級(jí)和系統(tǒng)級(jí)的設(shè)計(jì)人員來說，更重要的是如何驗(yàn)證芯片在板級(jí)或系統(tǒng)級(jí)應(yīng)用上的真正性能指標(biāo)。ADC的主要參數(shù)ADC的主要指標(biāo)分為靜態(tài)指標(biāo)和動(dòng)態(tài)指標(biāo)2大類。靜態(tài)指標(biāo)主要有：Differ ential Non-Li nearity（DNL）ntegral Non-Li nearity（INL）Of fset Error ull Scale Gain Error動(dòng)態(tài)指標(biāo)主要有：
上傳時(shí)間： 2022-06-19
上傳用戶：
廣東工業(yè)大學(xué)碩士學(xué)位論文 (工學(xué)碩士) 基于FPGA的PCIE數(shù)據(jù)采集卡設(shè)計(jì)數(shù)據(jù)采集處理技術(shù)與傳感器技術(shù)、信號(hào)處理技術(shù)和PC機(jī)技術(shù)共同構(gòu)成檢測 技術(shù)的基礎(chǔ)，其中數(shù)據(jù)采集處理技術(shù)作為實(shí)現(xiàn)自動(dòng)化檢測的前提，在整個(gè)數(shù)字化 系統(tǒng)中處于尤為重要的地位。對(duì)于核磁共振這樣復(fù)雜的系統(tǒng)設(shè)備，實(shí)現(xiàn)自動(dòng)化測 試顯得尤為必要，又因?yàn)楹舜殴舱癯上裣到y(tǒng)的特殊性，對(duì)數(shù)據(jù)的采集有特殊要求， 需要根據(jù)各種脈沖序列的不同要求設(shè)置采樣點(diǎn)數(shù)和采樣間隔，根據(jù)待采信號(hào)的不 同帶寬來設(shè)置采樣率，將系統(tǒng)成像的數(shù)據(jù)采集下來進(jìn)行處理，最后重建圖像和顯 示。因此本文基于現(xiàn)有的采集技術(shù)開發(fā)專門應(yīng)用于核磁共振成像的數(shù)據(jù)采集卡。 該采集卡從軟件與硬件兩個(gè)方面對(duì)基于FPGA的PCIE數(shù)據(jù)采集卡進(jìn)行了研 究，并完成了實(shí)物設(shè)計(jì)。軟件方面以FPGA為核心芯片完成數(shù)據(jù)采集卡的接口控 制以及數(shù)據(jù)處理。通過Altera的GXB IP核對(duì)數(shù)據(jù)進(jìn)行捕捉，同時(shí)根據(jù)實(shí)際需要 設(shè)計(jì)了傳輸協(xié)議，由數(shù)據(jù)處理模塊將捕捉到的數(shù)據(jù)通過CIC濾波器進(jìn)行抽取濾 波，然后將信號(hào)存入DDR2 SDRAM存儲(chǔ)芯片中。在傳輸接口設(shè)計(jì)上采用PCIE 總線接口的數(shù)據(jù)傳輸模式，并利用FPGA的IP核資源完成接口的邏輯控制。 硬件部分分為FPGA外圍配置電路、DDR2接口電路、PCIE接口電路等模 塊。該采集卡硬件系統(tǒng)由Flash對(duì)FPGA進(jìn)行初始化，通過FPGA配置PCIE總 線，根據(jù)FPGA中PCIE通道引腳的要求進(jìn)行布局布線。DDR2接口電路模塊依 據(jù)DDR2芯片驅(qū)動(dòng)和接收端的電平標(biāo)準(zhǔn)、端接方式確定DDR2與FPGA之間通 信的各信號(hào)走線。針對(duì)各個(gè)模塊接口電路的特點(diǎn)分別進(jìn)行眼圖測試，分析了板卡 的通信質(zhì)量，對(duì)整個(gè)原理圖布局進(jìn)行了設(shè)計(jì)優(yōu)化。 通過測試，該數(shù)據(jù)采集卡實(shí)現(xiàn)了通過CPLD對(duì)FPGA進(jìn)行加載，并在FPGA 內(nèi)部實(shí)現(xiàn)了抽取濾波等高速數(shù)字信號(hào)處理，各種接IsI和控制邏輯以及通過大容量 的DDR2 SDRAM緩存各種數(shù)據(jù)處理結(jié)果正確。經(jīng)系統(tǒng)成像，該采集卡采集下來 的數(shù)字信息可通過圖像重建準(zhǔn)確成像，為核磁共振成像系統(tǒng)的工程實(shí)現(xiàn)打下了良 好的成像基礎(chǔ)。
標(biāo)簽： 核磁共振 信號(hào)處理 FPGA PCIE DDR2
上傳時(shí)間： 2022-06-21
上傳用戶：fliang
高性能低成本的圖像采集和處理系統(tǒng)在自動(dòng)測量、設(shè)備檢測、安全監(jiān)控等工業(yè)測控領(lǐng)域需求巨大。相比于CMOS圖像傳感器，CCD圖像傳感器在靈敏度、分辨率、噪聲控制以及技術(shù)成熟度等方面具有明顯優(yōu)勢。發(fā)達(dá)國家對(duì)于基于CCD圖像傳感器的高性能圖像采集和處理系統(tǒng)的開發(fā)已經(jīng)具有了一定的經(jīng)驗(yàn)和成功先例，而在我國，相關(guān)的技術(shù)開發(fā)還比較薄弱。因此，通過對(duì)基于CCD圖像傳感器的高性能圖像采集和處理系統(tǒng)進(jìn)行研究和開發(fā)，迅速掌握核心技術(shù)，積累必要的技術(shù)儲(chǔ)備和經(jīng)驗(yàn)，對(duì)滿足我國在相關(guān)領(lǐng)域的需求有著重要意義。本文研究了CCD圖像傳感器的發(fā)展歷程、結(jié)構(gòu)及工作原理、性能特點(diǎn)，并與CMOS圖像傳感器進(jìn)行了比較。詳細(xì)分析了SONY公司的大面陣CCD圖像傳感器，并以此器件為核心完成了圖像采集和處理系統(tǒng)的設(shè)計(jì)。選用CYPRESS公司的LC4256V型CPLD（Complex Programmable Logic Device）芯片和TI公司的MSP430F149型MCU（Micro Controller Unit）芯片共同構(gòu)成系統(tǒng)的核心處理平臺(tái)。以CPLD為設(shè)計(jì)載體，使用Verilog硬件描述語言實(shí)現(xiàn)了驅(qū)動(dòng)時(shí)序設(shè)計(jì)，完成了對(duì)CCD圖像傳感器的控制。對(duì)CYPRESS公司的CY7C68013型USB器件進(jìn)行了固件程序、驅(qū)動(dòng)程序和應(yīng)用程序開發(fā)，實(shí)現(xiàn)了高速數(shù)據(jù)傳輸。硬件上采用了模塊化設(shè)計(jì)，并充分考慮了抗干擾措施。實(shí)際測試表明，上述系統(tǒng)工作穩(wěn)定，具有良好的靈活性和可擴(kuò)展性。
上傳時(shí)間： 2022-06-23
上傳用戶：kingwide
高速加工技術(shù)及其在模具制造中的應(yīng)用
標(biāo)簽： 加工技術(shù) 中的應(yīng)用 模具制造
上傳時(shí)間： 2013-07-22
上傳用戶：eeworm
高速數(shù)字電路設(shè)計(jì)
標(biāo)簽： 高速數(shù)字 電路設(shè)計(jì)
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
聲音圖像信號(hào)采集與傳輸系統(tǒng)的研究
標(biāo)簽： 圖像信號(hào) 傳輸系統(tǒng) 采集
上傳時(shí)間： 2013-07-27
上傳用戶：eeworm
數(shù)據(jù)采集與處理
標(biāo)簽： 數(shù)據(jù)采集與處理
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
