<label id="nhayh"><style id="nhayh"></style></label>
新型智慧驅(qū)動(dòng)器可簡(jiǎn)化開關(guān)電源隔離拓樸結(jié)構(gòu)中同步整流器
標(biāo)簽： 驅(qū)動(dòng) 開關(guān)電源 同步整流器
上傳時(shí)間： 2013-06-05
上傳用戶：eeworm
數(shù)據(jù)采集處理技術(shù)是現(xiàn)代信號(hào)處理的基礎(chǔ)，廣泛應(yīng)用于雷達(dá)、聲納、軟件無(wú)線電、瞬態(tài)信號(hào)測(cè)試等領(lǐng)域。隨著信息科學(xué)的飛速發(fā)展，人們面臨的信號(hào)處理任務(wù)越來(lái)越繁重，對(duì)數(shù)據(jù)采集處理系統(tǒng)的要求也越來(lái)越高。近年來(lái)FPGA由于其設(shè)計(jì)靈活性、更強(qiáng)的適應(yīng)性及可重構(gòu)性，結(jié)合SDRAM的高速、大容量、價(jià)格優(yōu)勢(shì)，在設(shè)計(jì)高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)時(shí)受到了廣泛的關(guān)注。 本課題重點(diǎn)研究了基于FPGA與DDR2-SDRAM的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)技術(shù)，為需要大容量存儲(chǔ)器的系統(tǒng)設(shè)計(jì)提供了新的思路。在深入研究了DDR2-SDRAM器件的基本構(gòu)造與工作原理的基礎(chǔ)上，結(jié)合成熟的商業(yè)化IP核，提出了基于FPGA與DDR2-SDRAM的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案，并從總體設(shè)計(jì)構(gòu)想到各邏輯細(xì)節(jié)實(shí)現(xiàn)都進(jìn)行了詳細(xì)描述。根據(jù)DDR2-SDRAM的特點(diǎn)，選擇合適的內(nèi)存調(diào)度方案，采用Verilog HDL語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)了該高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)，并對(duì)系統(tǒng)功能進(jìn)行驗(yàn)證與分析，結(jié)果表明本設(shè)計(jì)完全能夠滿足系統(tǒng)的性能指標(biāo)。
上傳時(shí)間： 2013-06-24
上傳用戶：wangrong
數(shù)據(jù)采集處理技術(shù)是現(xiàn)代信號(hào)處理的基礎(chǔ)，廣泛應(yīng)用于雷達(dá)、聲納、軟件無(wú)線電、瞬態(tài)信號(hào)測(cè)試等領(lǐng)域。隨著信息科學(xué)的飛速發(fā)展，人們面臨的信號(hào)處理任務(wù)越來(lái)越繁重，對(duì)數(shù)據(jù)采集處理系統(tǒng)的要求也越來(lái)越高。近年來(lái)FPGA由于其設(shè)計(jì)靈活性、更強(qiáng)的適應(yīng)性及可重構(gòu)性，結(jié)合SDRAM的高速、大容量、價(jià)格優(yōu)勢(shì)，在設(shè)計(jì)高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)時(shí)受到了廣泛的關(guān)注。 本課題重點(diǎn)研究了基于FPGA與DDR2-SDRAM的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)技術(shù)，為需要大容量存儲(chǔ)器的系統(tǒng)設(shè)計(jì)提供了新的思路。在深入研究了DDR2-SDRAM器件的基本構(gòu)造與工作原理的基礎(chǔ)上，結(jié)合成熟的商業(yè)化IP核，提出了基于FPGA與DDR2-SDRAM的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方案，并從總體設(shè)計(jì)構(gòu)想到各邏輯細(xì)節(jié)實(shí)現(xiàn)都進(jìn)行了詳細(xì)描述。根據(jù)DDR2-SDRAM的特點(diǎn)，選擇合適的內(nèi)存調(diào)度方案，采用Verilog HDL語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)了該高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)，并對(duì)系統(tǒng)功能進(jìn)行驗(yàn)證與分析，結(jié)果表明本設(shè)計(jì)完全能夠滿足系統(tǒng)的性能指標(biāo)。
標(biāo)簽： 高速實(shí)時(shí)數(shù) 采集系統(tǒng)
上傳時(shí)間： 2013-06-24
上傳用戶：lansedeyuntkn
基于FPGA的高速圖像數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
標(biāo)簽： FPGA 圖像數(shù)據(jù)采集 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2014-12-26
上傳用戶：devin_zhong
具有高可靠性的高速連續(xù)數(shù)據(jù)采集的設(shè)計(jì)與實(shí)施方法，一篇有關(guān)數(shù)據(jù)采集的論文
標(biāo)簽： 可靠性 數(shù)據(jù)采集
上傳時(shí)間： 2014-11-29
上傳用戶：zwei41
此為philip 1362 USB DOS下的驅(qū)動(dòng)程式包, 已經(jīng)共測(cè)試並內(nèi)含有說(shuō)明文件
上傳時(shí)間： 2015-04-21
上傳用戶：bruce
VHPD1394 V1.15驅(qū)動(dòng)程序源碼﹐開發(fā)1394相關(guān)程序的參考程序
上傳時(shí)間： 2014-01-24
上傳用戶：壞天使kk
DSP與串行AD組成的高速并行數(shù)據(jù)采集系統(tǒng)，在這篇文章里詳細(xì)介紹了DSP與串行AD組成的高速并行數(shù)據(jù)采集系統(tǒng)方法，希望能對(duì)大家有用
標(biāo)簽： DSP 串行AD 高速并行 數(shù)據(jù)采集系統(tǒng)
上傳時(shí)間： 2013-12-26
上傳用戶：hfmm633
freescale 單片機(jī)LCD驅(qū)動(dòng)，請(qǐng)仔細(xì)查閱
標(biāo)簽： freescale LCD 驅(qū)動(dòng)
上傳時(shí)間： 2013-12-27
上傳用戶：aa54
主要說(shuō)明i2c的驅(qū)動(dòng)開發(fā)源碼分析，這類似毛操德的情景分析一樣
標(biāo)簽： i2c 驅(qū)動(dòng) 分
上傳時(shí)間： 2013-12-18
上傳用戶：it男一枚
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
