基于高速FPGA 的PCB 設(shè)計技巧 如果高速PCB 設(shè)計能夠像連接原理圖節(jié)點那樣簡單，以及像在計算機顯示器上所看到的那樣優(yōu)美的話，那將是一件多么美好的事情。然而，除非設(shè)計師初入PCB 設(shè)計，或者是極度的幸運，實際的PCB 設(shè)計通常不像他們所從事的電路設(shè)計那樣輕松。在設(shè)計最終能夠正常工作、有人對性能作出肯定之前，PCB設(shè)計師都面臨著許多新的挑戰(zhàn)。這正是目前高速PCB設(shè)計的現(xiàn)狀–設(shè)計規(guī)則和設(shè)計指南不斷發(fā)展，如果幸運的話，它們會形成一個成功的解決方案。
上傳時間： 2013-11-02
上傳用戶：cainaifa
高速PCB設(shè)計指南(21IC pcb區(qū)精華)
上傳時間： 2014-01-13
上傳用戶：bs2005
在當今的工業(yè)領(lǐng)域，系統(tǒng)電路板布局已成為設(shè)計本身的一個組成部分。因此，設(shè)計工程師必須了解影響高速信號鏈設(shè)計性能的機制。在高速模擬信號鏈設(shè)計中，印刷電路板(PCB)布局布線需要考慮許多選項，有些選項比其它選項更重要，有些選項則取決于應(yīng)用。最終的答案各不相同，但在所有情況下，設(shè)計工程師都應(yīng)盡量消除最佳做法的誤差，而不要過分計較布局布線的每一個細節(jié)。本應(yīng)用筆記提供的信息對設(shè)計工程師的下一個高速設(shè)計項目會有所幫助。
上傳時間： 2014-05-15
上傳用戶：wd450412225
EDA技術(shù)已經(jīng)研發(fā)出一整套高速PCB和電路板級系統(tǒng)的設(shè)計分析工具和方法學，這些技術(shù)涵蓋高速電路設(shè)計分析的方方面面：靜態(tài)時序分析、信號完整性分析、EMI/EMC設(shè)計、地彈反射分析、功率分析以及高速布線器。
上傳時間： 2013-10-15
上傳用戶：frank1234
理論研究和實踐都表明,對高速電子系統(tǒng)而言,成功的PCB設(shè)計是解決系統(tǒng)EMC問題的重要措施之一.為了滿足EMC標準的要求,高速PCB設(shè)計正面臨新的挑戰(zhàn),在高速PCB設(shè)計中,設(shè)計者需要糾正或放棄一些傳統(tǒng)PCB設(shè)計思想與做法,從應(yīng)用的角度出發(fā),結(jié)合近年來高速PCB設(shè)計技術(shù)的一些研究成果,探討了目前高速PCB設(shè)計中的若干誤區(qū)與對策.
標簽： PCB
上傳時間： 2013-10-19
上傳用戶：nairui21
對高速PCB中的微帶線在多種不同情況下進行了有損傳輸?shù)拇當_仿真和分析, 通過有、無端接時改變線間距、線長和線寬等參數(shù)的仿真波形中近端串擾和遠端串擾波形的直觀變化和對比, 研究了高速PCB設(shè)計中串擾的產(chǎn)生和有效抑制, 相關(guān)結(jié)論對在高速PCB中合理利用微帶線進行信號傳輸提供了一定的依據(jù).
上傳時間： 2013-10-26
上傳用戶：dragonhaixm
在高速數(shù)字電路飛速發(fā)展的今天，信號的頻率不斷提高, 信號完整性設(shè)計在P C B設(shè)計中顯得日益重要。其中由于傳輸線效應(yīng)所引起的信號反射問題是信號完整性的一個重要方面。本文研究分析了高速PCB 設(shè)計中的反射問題的產(chǎn)生原因，并利用HyperLynx 軟件進行了仿真，最后提出了相應(yīng)的解決方法。
上傳時間： 2013-10-16
上傳用戶：2728460838
隨著系統(tǒng)設(shè)計復(fù)雜性和集成度的大規(guī)模提高，電子系統(tǒng)設(shè)計師們正在從事100MHZ以上的電路設(shè)計，總線的工作頻率也已經(jīng)達到或者超過50MHZ，有一大部分甚至超過100MHZ。目前約80% 的設(shè)計的時鐘頻率超過50MHz，將近50% 以上的設(shè)計主頻超過120MHz，有20%甚至超過500M。當系統(tǒng)工作在50MHz時，將產(chǎn)生傳輸線效應(yīng)和信號的完整性問題；而當系統(tǒng)時鐘達到120MHz時，除非使用高速電路設(shè)計知識，否則基于傳統(tǒng)方法設(shè)計的PCB將無法工作。因此，高速電路信號質(zhì)量仿真已經(jīng)成為電子系統(tǒng)設(shè)計師必須采取的設(shè)計手段。只有通過高速電路仿真和先進的物理設(shè)計軟件，才能實現(xiàn)設(shè)計過程的可控性。傳輸線效應(yīng)基于上述定義的傳輸線模型，歸納起來，傳輸線會對整個電路設(shè)計帶來以下效應(yīng)。 · 反射信號Reflected signals · 延時和時序錯誤Delay & Timing errors · 過沖(上沖/下沖)Overshoot/Undershoot · 串擾Induced Noise (or crosstalk) · 電磁輻射EMI radiation
標簽： 高速電路 傳輸線 效應(yīng)分析
上傳時間： 2013-11-16
上傳用戶：lx9076
LVDS(低壓差分信號)標準ANSI/TIA /E IA26442A22001廣泛應(yīng)用于許多接口器件和一些ASIC及FPGA中。文中探討了LVDS的特點及其PCB (印制電路板)設(shè)計,糾正了某些錯誤認識。應(yīng)用傳輸線理論分析了單線阻抗、雙線阻抗及LVDS差分阻抗計算方法,給出了計算單線阻抗和差分阻抗的公式,通過實際計算說明了差分阻抗與單線阻抗的區(qū)別,并給出了PCB布線時的幾點建議。關(guān)鍵詞: LVDS, 阻抗分析, 阻抗計算, PCB設(shè)計 LVDS (低壓差分信號)是高速、低電壓、低功率、低噪聲通用I/O接口標準,其低壓擺幅和差分電流輸出模式使EM I (電磁干擾)大大降低。由于信號輸出邊緣變化很快,其信號通路表現(xiàn)為傳輸線特性。因此,在用含有LVDS接口的Xilinx或Altera等公司的FP2GA及其它器件進行PCB (印制電路板)設(shè)計時,超高速PCB設(shè)計和差分信號理論就顯得特別重要。
上傳時間： 2013-11-19
上傳用戶：水中浮云
現(xiàn)代的電子設(shè)計和芯片制造技術(shù)正在飛速發(fā)展，電子產(chǎn)品的復(fù)雜度、時鐘和總線頻率等等都呈快速上升趨勢，但系統(tǒng)的電壓卻不斷在減小，所有的這一切加上產(chǎn)品投放市場的時間要求給設(shè)計師帶來了前所未有的巨大壓力。要想保證產(chǎn)品的一次性成功就必須能預(yù)見設(shè)計中可能出現(xiàn)的各種問題，并及時給出合理的解決方案，對于高速的數(shù)字電路來說，最令人頭大的莫過于如何確保瞬時跳變的數(shù)字信號通過較長的一段傳輸線，還能完整地被接收，并保證良好的電磁兼容性，這就是目前頗受關(guān)注的信號完整性（SI）問題。本章就是圍繞信號完整性的問題，讓大家對高速電路有個基本的認識，并介紹一些相關(guān)的基本概念。 第一章 高速數(shù)字電路概述.....................................................................................51.1 何為高速電路...............................................................................................51.2 高速帶來的問題及設(shè)計流程剖析...............................................................61.3 相關(guān)的一些基本概念...................................................................................8第二章 傳輸線理論...............................................................................................122.1 分布式系統(tǒng)和集總電路.............................................................................122.2 傳輸線的RLCG 模型和電報方程...............................................................132.3 傳輸線的特征阻抗.....................................................................................142.3.1 特性阻抗的本質(zhì).................................................................................142.3.2 特征阻抗相關(guān)計算.............................................................................152.3.3 特性阻抗對信號完整性的影響.........................................................172.4 傳輸線電報方程及推導(dǎo).............................................................................182.5 趨膚效應(yīng)和集束效應(yīng).................................................................................232.6 信號的反射.................................................................................................252.6.1 反射機理和電報方程.........................................................................252.6.2 反射導(dǎo)致信號的失真問題.................................................................302.6.2.1 過沖和下沖.....................................................................................302.6.2.2 振蕩：.............................................................................................312.6.3 反射的抑制和匹配.............................................................................342.6.3.1 串行匹配.........................................................................................352.6.3.1 并行匹配.........................................................................................362.6.3.3 差分線的匹配.................................................................................392.6.3.4 多負載的匹配.................................................................................41第三章 串擾的分析...............................................................................................423.1 串擾的基本概念.........................................................................................423.2 前向串擾和后向串擾.................................................................................433.3 后向串擾的反射.........................................................................................463.4 后向串擾的飽和.........................................................................................463.5 共模和差模電流對串擾的影響.................................................................483.6 連接器的串擾問題.....................................................................................513.7 串擾的具體計算.........................................................................................543.8 避免串擾的措施.........................................................................................57第四章 EMI 抑制....................................................................................................604.1 EMI/EMC 的基本概念..................................................................................604.2 EMI 的產(chǎn)生..................................................................................................614.2.1 電壓瞬變.............................................................................................614.2.2 信號的回流.........................................................................................624.2.3 共模和差摸EMI ..................................................................................634.3 EMI 的控制..................................................................................................654.3.1 屏蔽.....................................................................................................654.3.1.1 電場屏蔽.........................................................................................654.3.1.2 磁場屏蔽.........................................................................................674.3.1.3 電磁場屏蔽.....................................................................................674.3.1.4 電磁屏蔽體和屏蔽效率.................................................................684.3.2 濾波.....................................................................................................714.3.2.1 去耦電容.........................................................................................714.3.2.3 磁性元件.........................................................................................734.3.3 接地.....................................................................................................744.4 PCB 設(shè)計中的EMI.......................................................................................754.4.1 傳輸線RLC 參數(shù)和EMI ........................................................................764.4.2 疊層設(shè)計抑制EMI ..............................................................................774.4.3 電容和接地過孔對回流的作用.........................................................784.4.4 布局和走線規(guī)則.................................................................................79第五章 電源完整性理論基礎(chǔ)...............................................................................825.1 電源噪聲的起因及危害.............................................................................825.2 電源阻抗設(shè)計.............................................................................................855.3 同步開關(guān)噪聲分析.....................................................................................875.3.1 芯片內(nèi)部開關(guān)噪聲.............................................................................885.3.2 芯片外部開關(guān)噪聲.............................................................................895.3.3 等效電感衡量SSN ..............................................................................905.4 旁路電容的特性和應(yīng)用.............................................................................925.4.1 電容的頻率特性.................................................................................935.4.3 電容的介質(zhì)和封裝影響.....................................................................955.4.3 電容并聯(lián)特性及反諧振.....................................................................955.4.4 如何選擇電容.....................................................................................975.4.5 電容的擺放及Layout ........................................................................99第六章 系統(tǒng)時序.................................................................................................1006.1 普通時序系統(tǒng)...........................................................................................1006.1.1 時序參數(shù)的確定...............................................................................1016.1.2 時序約束條件...................................................................................1066.2 源同步時序系統(tǒng).......................................................................................1086.2.1 源同步系統(tǒng)的基本結(jié)構(gòu)...................................................................1096.2.2 源同步時序要求...............................................................................110第七章 IBIS 模型................................................................................................1137.1 IBIS 模型的由來...................................................................................... 1137.2 IBIS 與SPICE 的比較.............................................................................. 1137.3 IBIS 模型的構(gòu)成...................................................................................... 1157.4 建立IBIS 模型......................................................................................... 1187.4 使用IBIS 模型......................................................................................... 1197.5 IBIS 相關(guān)工具及鏈接..............................................................................120第八章 高速設(shè)計理論在實際中的運用.............................................................1228.1 疊層設(shè)計方案...........................................................................................1228.2 過孔對信號傳輸?shù)挠绊?..........................................................................1278.3 一般布局規(guī)則...........................................................................................1298.4 接地技術(shù)...................................................................................................1308.5 PCB 走線策略............................................................................................134
標簽： 信號完整性
上傳時間： 2014-05-15
上傳用戶：dudu1210004
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
