FPGA的作用與簡(jiǎn)介.pdf1. 什么是 FPGA ? 一個(gè) FPGA 是一種包含有一個(gè)可重配置的門陣列邏輯電路矩陣的設(shè)備。通過(guò)配置， FPGA 的內(nèi)部電路以一定方式相連接，從而創(chuàng)建了軟件應(yīng)用的一個(gè)硬件實(shí)現(xiàn)。與處 理器不同，F(xiàn)PGA 使用專用硬件進(jìn)行邏輯處理，而不具有操作系統(tǒng)。FPGA 在本質(zhì) 上是完全并行的，故不同的處理操作不必競(jìng)爭(zhēng)相同的資源。因此，增加額外的處理 時(shí)，應(yīng)用某一部分的性能不會(huì)受影響。而且，多個(gè)控制循環(huán)可以以不同的速率在單 個(gè) FPGA 設(shè)備上運(yùn)行。基于 FPGA 的控制系統(tǒng)可以加強(qiáng)關(guān)鍵互鎖邏輯，也可以通 過(guò)設(shè)計(jì)防止操作人員強(qiáng)奪 I/O。然而，不同于擁有固定硬件資源的硬連接的印制電 路板（PCB）設(shè)計(jì)，基于 FPGA 的系統(tǒng)可以完全重新連接其內(nèi)部電路，以支持控制 系統(tǒng)在現(xiàn)場(chǎng)部署后可以重新配置。FPGA 設(shè)備提供了專用硬件電路所特有的性能與 可靠性。 單個(gè) FPGA 可以通過(guò)在單個(gè)集成電路（IC）芯片上集成數(shù)百萬(wàn)個(gè)邏輯門以代替數(shù) 以千計(jì)的分立元件。一個(gè) FPGA 芯片的內(nèi)部資源包括一個(gè)被 I/O 組塊環(huán)圍的可配置 邏輯組塊（CLB）矩陣。在 FPGA 矩陣內(nèi)，信號(hào)通過(guò)可編程的互連開(kāi)關(guān)和連線傳遞。 CompactRIO 入門教程 2 CompactRIO 入 門 教 程 圖 2.FPGA 芯片的內(nèi)部構(gòu)造
標(biāo)簽： fpga
上傳時(shí)間： 2022-02-18
上傳用戶：
VIP專區(qū)-PCB源碼精選合集系列（2）資源包含以下內(nèi)容：1. 華為FPGA設(shè)計(jì)流程指南.2. 元器件封裝查詢圖表.3. HyperLynxSignalIntegrityAnalysisStudentWorkbook.4. 模擬EDA下載板使用說(shuō)明.5. EDA技術(shù)概述.6. 多功能EDA仿真/教學(xué)實(shí)驗(yàn)系統(tǒng).7. 通用封裝庫(kù).8. pads 2007安裝教程.9. ad2s1210中文.10. pcb高級(jí)講座(聽(tīng)說(shuō)要1萬(wàn)塊).11. 整流橋工作原理中文不用積分.12. pcb布線經(jīng)驗(yàn)總結(jié)精華.13. pads 十年經(jīng)驗(yàn)總結(jié).14. ARM11 PCB.15. PCB使用教程，PCB使用技巧，PCB布線規(guī)則.16. Allegro pcb editor.17. PCBM_LP_Provisional_V702_Setup.18. 表面貼裝設(shè)計(jì)和焊盤(pán)圖形標(biāo)準(zhǔn)通用要求.19. protel中的sch零件庫(kù).20. RF產(chǎn)品設(shè)計(jì)過(guò)程中降低信號(hào)耦合的PCB布線技巧.21. 高速PCB的過(guò)孔設(shè)計(jì).22. 60分鐘學(xué)會(huì)OrCAD中文教程（SIG007版）.23. 印刷線路板制作技術(shù)大全-高速PCB設(shè)計(jì)指南.24. PCB板如何正確的敷銅.25. 如何安裝protel dxp (2004).26. TQFN 封裝.27. PADS培訓(xùn)資料.28. 印刷電路板短路處的尋找方法.29. pretol99se學(xué)習(xí)資料 很實(shí)用.30. 高速電路PCB板級(jí)設(shè)計(jì)技巧(專家級(jí)講座).31. 高速電路板設(shè)計(jì)(世界級(jí)水準(zhǔn)).32. Protel99SE元件庫(kù).33. AltiumDesigner08破解文件.34. BMP轉(zhuǎn)PCB軟件.35. 華碩內(nèi)部的PCB設(shè)計(jì)規(guī)范.36. PCB板的線寬、覆銅厚度與通過(guò)的電流對(duì)應(yīng)的關(guān)系.37. 幾種規(guī)格USB封裝.38. 高速PCB板的電源布線設(shè)計(jì).39. PCB板的線寬、覆銅厚度對(duì)應(yīng)的關(guān)系.40. Protel 2000中文版.
標(biāo)簽： 模電
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
高速大容量數(shù)據(jù)采集存儲(chǔ)技術(shù)在通信、航天、氣象、雷達(dá)等多個(gè)領(lǐng)域中擁有著廣泛應(yīng)用。各領(lǐng)域科技與信息技術(shù)不斷發(fā)展，對(duì)數(shù)據(jù)的采集和傳輸速率要求越來(lái)越高，對(duì)數(shù)據(jù)存儲(chǔ)的速度和容量要求也越來(lái)越高。高速數(shù)據(jù)存儲(chǔ)主要包括存儲(chǔ)介質(zhì)選取、存儲(chǔ)器控制、數(shù)據(jù)存儲(chǔ)和總線應(yīng)用等，如何實(shí)時(shí)、高速、連續(xù)大量地采集存儲(chǔ)數(shù)據(jù)是一個(gè)關(guān)鍵性問(wèn)題。 本文設(shè)計(jì)了一種基于FPGA控制的高速數(shù)據(jù)采集存儲(chǔ)系統(tǒng)。該系統(tǒng)選用符合ATA-6規(guī)范的IDE硬盤(pán)作為數(shù)據(jù)存儲(chǔ)介質(zhì)，采用RAID0配置的磁盤(pán)陣列形式，并配合板載的128MB內(nèi)存實(shí)現(xiàn)對(duì)數(shù)據(jù)的高速大容量穩(wěn)定存儲(chǔ)。 該磁盤(pán)陣列同時(shí)管理五個(gè)IDE硬盤(pán)，平均數(shù)據(jù)流達(dá)到250MB/s，峰值傳輸速率達(dá)到500MB/s，也可以擴(kuò)展更多硬盤(pán)構(gòu)成大容量的磁盤(pán)陣列。系統(tǒng)采用PCI-9054橋芯片與計(jì)算機(jī)連接，可同時(shí)存儲(chǔ)四路AD數(shù)據(jù)，可以通過(guò)人機(jī)交互界面實(shí)時(shí)監(jiān)控?cái)?shù)據(jù)采集情況，在計(jì)算機(jī)上實(shí)現(xiàn)整個(gè)磁盤(pán)陣列的實(shí)時(shí)控制。
標(biāo)簽： FPGA 高速數(shù)據(jù) 采集
上傳時(shí)間： 2013-06-14
上傳用戶：2404
隨著計(jì)算機(jī)技術(shù)的突飛猛進(jìn)以及移動(dòng)通訊技術(shù)在日常生活中的不斷深入，數(shù)據(jù)采集不斷地向多路、高速、智能化的方向發(fā)展。本文針對(duì)此需求，實(shí)現(xiàn)了一種應(yīng)用FPGA的多路、高速的數(shù)據(jù)采集系統(tǒng)，從而為測(cè)量?jī)x器提供良好的采集數(shù)據(jù)。 本文設(shè)計(jì)了一種基于AD+FPGA+DSP的多路數(shù)據(jù)采集處理系統(tǒng)，針對(duì)此系統(tǒng)設(shè)計(jì)了基于AD9446的模數(shù)轉(zhuǎn)換采集板，再將模數(shù)轉(zhuǎn)換采集板的數(shù)據(jù)傳送至基于FPGA的采集控制模塊進(jìn)行數(shù)據(jù)的壓縮以及緩沖存儲(chǔ)，最后由DSP調(diào)入數(shù)據(jù)進(jìn)行數(shù)據(jù)的處理。本文的設(shè)計(jì)主要分為兩部分，一部分為模數(shù)轉(zhuǎn)換采集板的設(shè)計(jì)與調(diào)試，另一部分為采集控制模塊的設(shè)計(jì)與仿真。 經(jīng)設(shè)計(jì)與調(diào)試，模數(shù)轉(zhuǎn)換模塊可為系統(tǒng)提供穩(wěn)定可靠的數(shù)據(jù)，能穩(wěn)定工作在百兆的頻率下；采集控制模塊能實(shí)時(shí)地完成數(shù)據(jù)壓縮與數(shù)據(jù)緩沖，并能通過(guò)時(shí)鐘管理模塊來(lái)控制前端AD的采樣，該模塊也能穩(wěn)定工作在百兆的頻率下。該系統(tǒng)為多路、高速的數(shù)據(jù)采集系統(tǒng)，并能穩(wěn)定工作，從而能滿足電子測(cè)量?jī)x器的要求。關(guān)鍵詞：數(shù)據(jù)采集；FPGA；AD9446
標(biāo)簽： FPGA 高速數(shù)據(jù) 采集
上傳時(shí)間： 2013-06-04
上傳用戶：zzy7826
隨著信息社會(huì)的發(fā)展，人們要處理的各種信息總量變得越來(lái)越大，尤其在處理大數(shù)據(jù)量與實(shí)時(shí)處理數(shù)據(jù)方面，對(duì)處理設(shè)備的要求是非常高的。為滿足這些要求，實(shí)時(shí)快速的各種CPU、處理板應(yīng)運(yùn)而生。這類CPU與板卡處理數(shù)據(jù)速度快，效率高，并且不斷的完善與發(fā)展。此類板卡要求與外部設(shè)備通訊，同時(shí)也要進(jìn)行內(nèi)部的數(shù)據(jù)交換，于是板卡的接口設(shè)備調(diào)試與內(nèi)部數(shù)據(jù)交換也成為必須要完成的工作。本文所作的工作正是基于一種高速通用信號(hào)處理板的外部接口和內(nèi)部數(shù)據(jù)通道的設(shè)計(jì)。 本文首先介紹了通用信號(hào)處理板的應(yīng)用開(kāi)發(fā)背景，包括此類板卡使用的處理芯片、板上設(shè)備、發(fā)展概況以及和外部相連的各種總線概況，同時(shí)說(shuō)明了本人所作的主要工作。 其次，介紹了PCI接口的有關(guān)規(guī)范，給出了通用信號(hào)處理板與CPCI的J1口的設(shè)計(jì)時(shí)序；介紹了DDR存儲(chǔ)器的概況、電平標(biāo)準(zhǔn)以及功能寄存器，并給出了與DDR．存儲(chǔ)器接口的設(shè)計(jì)時(shí)序；介紹了片上主要數(shù)據(jù)處理器件TS-202的有關(guān)概況，設(shè)計(jì)了板卡與DSP的接口時(shí)序。 再次，介紹了Altera公司FPGA的程序設(shè)計(jì)流程，并使用VHDL語(yǔ)言編程完成各個(gè)模塊之間的數(shù)據(jù)傳遞，并重點(diǎn)介紹了DDR控制核的編寫(xiě)。 再次，介紹了WDM驅(qū)動(dòng)程序的結(jié)構(gòu)，程序設(shè)計(jì)方法等。 最后，通過(guò)從工控機(jī)向通用信號(hào)處理板寫(xiě)連續(xù)遞增的數(shù)據(jù)驗(yàn)證了整個(gè)系統(tǒng)已經(jīng)正常工作。實(shí)現(xiàn)了信號(hào)處理板內(nèi)部數(shù)據(jù)通道設(shè)計(jì)以及與外部接口的通訊；并且還提到了對(duì)此設(shè)計(jì)以后地完善與發(fā)展。 本文所作的工作如下： 1、設(shè)計(jì)完成了處理板各接口時(shí)序，使處理板可以從接口接受/發(fā)送數(shù)據(jù)。 2、完成了FPGA內(nèi)部的數(shù)據(jù)通道的設(shè)計(jì)，使數(shù)據(jù)可以從CPCI準(zhǔn)確的傳送到DSP進(jìn)行處理，并編寫(xiě)了DSP的測(cè)試程序。 3、完成了DDR SDRAM控制核的VHDL程序編寫(xiě)。 4、完成了PCI驅(qū)動(dòng)程序的編寫(xiě)。
標(biāo)簽： FPGA 高速并行 信號(hào)處理板 數(shù)據(jù)接口
上傳時(shí)間： 2013-06-30
上傳用戶：唐僧他不信佛
隨著集成電路頻率的提高和多核時(shí)代的到來(lái)，傳統(tǒng)的高速電互連技術(shù)面臨著越來(lái)越嚴(yán)重的瓶頸問(wèn)題，而高速下的光互連具有電互連無(wú)法比擬的優(yōu)勢(shì)，成為未來(lái)電互連的理想替代者，也成為科學(xué)研究的熱點(diǎn)問(wèn)題。目前，由OIF(Optical Intemetworking Forum，光網(wǎng)絡(luò)論壇)論壇提出的甚短距離光互連協(xié)議，主要面向主干網(wǎng)，其延遲、功耗、兼容性等都不能滿足板間、芯片間光互連的需要，因此，研究定制一種適用于板級(jí)、芯片級(jí)的光互連協(xié)議具有非常重要的研究意義。 本論文將協(xié)議功能分為數(shù)據(jù)鏈路層和物理層來(lái)設(shè)計(jì)，鏈路層功能包括了協(xié)議原語(yǔ)設(shè)計(jì)，數(shù)據(jù)幀格式和數(shù)據(jù)傳輸流程設(shè)計(jì)，流量控制機(jī)制設(shè)計(jì)，協(xié)議通道初始化設(shè)計(jì)，錯(cuò)誤檢測(cè)機(jī)制設(shè)計(jì)和空閑字符產(chǎn)生、時(shí)鐘補(bǔ)償方式設(shè)計(jì)；物理層功能包含了數(shù)據(jù)的串化和解串功能，多通道情況下的綁定功能，數(shù)據(jù)編解碼功能等。 然后，文章采用FPGA(Field Programmable Gate Array,現(xiàn)場(chǎng)可編程門陣列)技術(shù)實(shí)現(xiàn)了定制協(xié)議的單通道模式。重點(diǎn)是數(shù)據(jù)鏈路層的實(shí)現(xiàn)，物理層采用定制具備其功能的IP(Intellectual Property,知識(shí)產(chǎn)權(quán))——RocketIO來(lái)實(shí)現(xiàn)。實(shí)現(xiàn)的過(guò)程中，采用了Xilinx公司的ISE(Integrated System Environment,集成開(kāi)發(fā)環(huán)境)開(kāi)發(fā)流程，使用的設(shè)計(jì)工具包括:ISE，ModelSim，Synplify Pro,ChipScope等。 最后，本文對(duì)實(shí)現(xiàn)的協(xié)議進(jìn)行了軟件仿真和上扳測(cè)試，訪真和測(cè)試結(jié)果表明，實(shí)現(xiàn)的單通道模式，支持的最高串行頻率達(dá)到3.5GHz，完全滿足了光互連驗(yàn)證系統(tǒng)初期的要求，同時(shí)由RocketIO的高速串行差分口得到的眼圖質(zhì)量良好，表明對(duì)物理層IP的定制是成功的。
標(biāo)簽： FPGA 板級(jí) 光互連 協(xié)議研究
上傳時(shí)間： 2013-06-28
上傳用戶：guh000
高速PCB板的電源布線設(shè)計(jì):本文分析討論了高速PCB板上由于高頻信號(hào)干擾和走線寬度的減小而產(chǎn)生的電源噪聲和壓降，并提出了高速PCB的電源模型，采用電源總線網(wǎng)絡(luò)布線，選取合適的濾波電容。等問(wèn)題。
標(biāo)簽： PCB 電源 布線設(shè)計(jì)
上傳時(shí)間： 2013-07-22
上傳用戶：王者A
隨著計(jì)算機(jī)技術(shù)的突飛猛進(jìn)以及移動(dòng)通訊技術(shù)在日常生活中的不斷深入，數(shù)據(jù)采集不斷地向多路、高速、智能化的方向發(fā)展。本文針對(duì)此需求，實(shí)現(xiàn)了一種應(yīng)用FPGA的多路、高速的數(shù)據(jù)采集系統(tǒng)，從而為測(cè)量?jī)x器提供良好的采集數(shù)據(jù)。 本文設(shè)計(jì)了一種基于AD+FPGA+DSP的多路數(shù)據(jù)采集處理系統(tǒng)，針對(duì)此系統(tǒng)設(shè)計(jì)了基于AD9446的模數(shù)轉(zhuǎn)換采集板，再將模數(shù)轉(zhuǎn)換采集板的數(shù)據(jù)傳送至基于FPGA的采集控制模塊進(jìn)行數(shù)據(jù)的壓縮以及緩沖存儲(chǔ)，最后由DSP調(diào)入數(shù)據(jù)進(jìn)行數(shù)據(jù)的處理。本文的設(shè)計(jì)主要分為兩部分，一部分為模數(shù)轉(zhuǎn)換采集板的設(shè)計(jì)與調(diào)試，另一部分為采集控制模塊的設(shè)計(jì)與仿真。 經(jīng)設(shè)計(jì)與調(diào)試，模數(shù)轉(zhuǎn)換模塊可為系統(tǒng)提供穩(wěn)定可靠的數(shù)據(jù)，能穩(wěn)定工作在百兆的頻率下；采集控制模塊能實(shí)時(shí)地完成數(shù)據(jù)壓縮與數(shù)據(jù)緩沖，并能通過(guò)時(shí)鐘管理模塊來(lái)控制前端AD的采樣，該模塊也能穩(wěn)定工作在百兆的頻率下。該系統(tǒng)為多路、高速的數(shù)據(jù)采集系統(tǒng)，并能穩(wěn)定工作，從而能滿足電子測(cè)量?jī)x器的要求。
標(biāo)簽： FPGA 高速數(shù)據(jù) 采集
上傳時(shí)間： 2013-05-24
上傳用戶：chuckbassboy
Altium_designer4層以上高速板布線的16個(gè)技巧
標(biāo)簽： Altium_designer 高速板布線
上傳時(shí)間： 2013-10-30
上傳用戶：fdfadfs
Altium_designer4層以上高速板布線的16個(gè)技巧
標(biāo)簽： Altium_designer 高速板布線
上傳時(shí)間： 2014-12-24
上傳用戶：rolypoly152
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
