<input id="8seou"></input>
高速電機由于轉速高、體積小、功率密度高，在渦輪發電機、渦輪增壓器、高速加工中心、飛輪儲能、電動工具、空氣壓縮機、分子泵等許多領域得到了廣泛的應用。永磁無刷直流電機由于效率高、氣隙大、轉子結構簡單，因此特別適合高速運行。高速永磁無刷直流電機是目前國內外研究的熱點，其主要問題在于：（1）轉子機械強度和轉子動力學；（2）轉子損耗和溫升。本文針對高速永磁無刷直流電機主要問題之一的轉子渦流損耗進行了深入分析。轉子渦流損耗是由定子電流的時間和空間諧波以及定子槽開口引起的氣隙磁導變化所產生的。首先通過優化定子結構、槽開口和氣隙長度的大小來降低電流空間諧波和氣隙磁導變化所產生的轉子渦流損耗；通過合理地增加繞組電感以及采用銅屏蔽環的方法來減小電流時間諧波引起的轉子渦流損耗。其次對轉子充磁方式和轉子動力學進行了分析。最后制作了高速永磁無刷直流電機樣機和控制系統，進行了空載和負載實驗研究。論文主要工作包括： 一、采用解析計算和有限元仿真的方法研究了不同的定子結構、槽開口大小、以及氣隙長度對高速永磁無刷直流電機轉子渦流損耗的影響。對于2極3槽集中繞組、2極6槽分布疊繞組和2極6槽集中繞組的三臺電機的定子結構進行了對比，利用傅里葉變換，得到了分布于定子槽開口處的等效電流片的空間諧波分量，然后采用計及轉子集膚深度和渦流磁場影響的解析模型計算了轉子渦流損耗，通過有限元仿真對解析計算結果加以驗證。結果表明：3槽集中繞組結構的電機中含有2次、4次等偶數次空間諧波分量，該諧波分量在轉子中產生大量的渦流損耗。采用有限元仿真的方法研究了槽開口和氣隙長度對轉子渦流損耗的影響，在空載和負載狀態下的研究結果均表明：隨著槽開口的增加或者氣隙長度的減小，轉子損耗隨之增加。因此從減小高速永磁無刷電機轉子渦流損耗的角度考慮，2極6槽的定子結構優于2極3槽結構。 二、高速永磁無刷直流電機額定運行時的電流波形中含有大量的時間諧波分量，其中5次和7次時間諧波分量合成的電樞磁場以6倍轉子角速度相對轉子旋轉，11次和13次時間諧波分量合成的電樞磁場以12倍轉子角速度相對轉子旋轉，這些諧波分量與轉子異步，在轉子保護環、永磁體和轉軸中產生大量的渦流損耗，是轉子渦流損耗的主要部分。首先研究了永磁體分塊對轉子渦流損耗的影響，分析表明：永磁體的分塊數和透入深度有關，對于本文設計的高速永磁無刷直流電機，當永磁體分塊數大于12時，永磁體分塊才能有效地減小永磁體中的渦流損耗；反之，永磁體分塊會使永磁體中的渦流損耗增加。為了提高轉子的機械強度，在永磁體表面通常包裹一層高強度的非磁性材料如鈦合金或者碳素纖維等。分析了不同電導率的包裹材料對轉子渦流損耗的影響。然后利用渦流磁場的屏蔽作用，在轉子保護環和永磁體之間增加一層電導率高的銅環。有限元分析表明：盡管銅環中會產生渦流損耗，但正是由于銅環良好的導電性，其產生的渦流磁場抵消了氣隙磁場的諧波分量，使永磁體、轉軸以及保護環中的損耗顯著下降，整體上降低了轉子渦流損耗。分析了不同的銅環厚度對轉子渦流損耗的影響，研究表明轉子各部分的渦流損耗隨著銅屏蔽環厚度的增加而減小，當銅環的厚度達到6次時間諧波的透入深度時，轉子損耗減小到最小。 三、對于給定的電機尺寸，設計了兩臺電感值不同的高速永磁無刷直流電機，通過研究表明：電感越大，電流變化越平緩，電流的諧波分量越低，轉子渦流損耗越小，因此通過合理地增加繞組電感能有效的降低轉子渦流損耗。 四、研究了高速永磁無刷直流電機的電磁設計和轉子動力學問題。對比分析了平行充磁和徑向充磁對高速永磁無刷直流電機性能的影響，結果表明：平行充磁優于徑向充磁。設計并制作了兩種不同結構的轉子：單端式軸承支撐結構和兩端式軸承支撐結構。對兩種結構進行了轉子動力學分析，實驗研究表明：由于轉子設計不合理，單端式軸承支撐結構的轉子轉速達到40，000rpm以上時，保護環和定子齒部發生了摩擦，破壞了轉子動平衡，導致電機運行失敗，而兩端式軸承支撐結構的轉子成功運行到100，000rpm以上。 五、最后制作了平行充磁的高速永磁無刷直流電機樣機和控制系統，進行了空載和負載實驗研究。對比研究了PWM電流調制和銅屏蔽環對轉子損耗的影響，研究表明：銅屏蔽環能有效的降低轉子渦流損耗，使轉子損耗減小到不加銅屏蔽環時的1/2；斬波控制會引入高頻電流諧波分量，使得轉子渦流損耗增加。通過計算繞組反電勢系數的方法，得到了不同控制方式下帶銅屏蔽環和不帶銅屏蔽環轉子永磁體溫度。采用簡化的暫態溫度場有限元模型分析了轉子溫升，有限元分析和實驗計算結果基本吻合，驗證了銅屏蔽環的有效性。
上傳時間： 2013-05-18
上傳用戶：zl123!@#
目前離心機的變頻控制，采用的多是通用變頻器，沒有自主開發的離心機專用的交流調速控制器。同時，在控制方法上采用的主要還是V/F控制以及矢量控制，而效率更高，性能更好的直接轉矩控制方法則還沒有得到廣泛的應用。直接轉矩控制技術，用空間矢量的分析方法，直接在定子坐標系下計算與控制交流電動機的轉矩，采用定子磁場定向，借助于離散的兩點式調節(Bang-Bang控制)產生PWM信號，直接對逆變器的開關狀態進行最佳控制，獲得轉矩的高動態性能。直接轉矩控制，控制結構簡單、控制手段直接、信號處理的物理概念明確、轉矩響應迅速，限制在一拍內，是一種具有高動態響應的交流調速系統。本文通過對直接轉矩控制系統原理的分析、軟硬件的設計制作、系統的調試試驗，得到以下結論: ⑴直接轉矩控制系統，控制手段直接、信號處理的物理概念明確、轉矩動態響應迅速； ⑵直接轉矩控制系統中，低速階段轉矩脈動明顯，通過采用異步電動機適應全速的U-I模型，以及扇區細化等，可以有效減小轉矩脈動;由于轉矩和磁鏈采用離散的兩點式調節，即使在高速運行階段轉矩也有輕微的脈動，通過細分磁鏈扇區，采用空間矢量脈寬調制技術可以有效減小脈動，提高系統控制性能； ⑶直接轉矩控制系統中，檢測環節及其重要，特別是電壓、電流的檢測。無論采用哪種電機模型，電壓和電流都是最主要的參數，準確的電壓、電流檢測能夠增加電機模型的正確性，為控制提供基本的保障； ⑷直接轉矩控制系統中，對電機參數的要求簡單，只需要知道電動機定子電阻，因此直接轉矩控制系統的魯棒性強，易于移植。
上傳時間： 2013-04-24
上傳用戶：weddps
高速電路設計實踐,主要是相對硬件線路設計
上傳時間： 2013-04-24
上傳用戶：bruce5996
隨著科學技術的快速發展和數據采集系統的廣泛應用，人們對數據采集系統的速度、精度、易操作性以及實時性的要求也在不斷地提高。通用串行總線USB作為一種新型的微機總線接口規范，以其使用方便、易于擴展、速度快等優點而被廣泛地應用于數據采集系統中。現場可編程門陣列最大的特點是結構靈活，開發周期較短，適合于實時信號處理，已被廣泛應用于通信、數據采集、圖像處理等諸多領域。 @@ 本文充分利用USB和FPGA的上述優點，設計了一種基于USB2.0技術和FPGA技術相結合的高速數據采集系統。 @@ 首先，對數據采集基本理論及系統相關技術進行了簡單地介紹。 @@ 其次，對以ADC轉換器(TLC5510)、FPGA芯片(EP1C6Q240C8)為控制器和USB接口芯片(CY7C68013A-56，簡稱FX2)為主的數據采集系統進行了硬件設計和分析，并在此設計的基礎上給出相應的原理圖、PCB。硬件設計主要包括FPGA與ADC和FX2之間的接口電路設計以及硬件邏輯設計。 @@ 再次，根據系統需求，對系統軟件部分進行了設計，分三部分：一是為滿足FX2在USB上的最大傳輸速率而編寫的固件程序；二是在PC機中的WindowsXP系統下利用GPD編寫USB設備驅動程序；三是充分了解FX2的主要功能特點，并編寫出應用程序。 @@ 最后，對系統的軟硬件進行了調試，給出了調試結果和分析，對出現的問題給出了解決方案。結果表明，系統符合設計要求。 @@關鍵詞：USB2.0；FPGA；SOPC；數據采集；固件；
上傳時間： 2013-06-21
上傳用戶：cath
矩陣運算是描述許多工程問題中不可缺少的數學關系，矩陣運算具有執行效率好、速度快、集成度高等優點，并且隨著動態可配置技術的發展，靈活性也有了很大的提高。因此，尋找矩陣運算的高速實現方法是具有很大的現實意義，能夠為高速運算應用提供技術支持。 為了提高研究成果的實用性與商用性，本文主要針對某種體積小、運算速度和性能要求很高的特殊場合設計并實現基于FPGA的矩陣運算功能。通過系統地研究FPGA功能結構、設計原理、DSP接口、IEEE-754標準，深入學習浮點數及矩陣的基礎運算以及硬件編程語言等內容，根據矩陣運算的特點和原理，討論了硬件設計方面重點對具體核心器件結構、特點以及有關FPGA的設計流程和控制器Verilog HDL硬件編程語言代碼方面內容，確定了基于FPGA浮點運算及矩陣運算單元的Verilog HDL設計方法，在Quartus II平臺上對其仿真、記錄運算結果，并對采集到的數據結果進行了深入分析與總結。 本設計通過幾種矩陣算法利用FPGA和MATLAB分別進行了實現測試，驗證了設計結果的正確性，證明了本設計中矩陣運算速率的實用性與高效性，提高了系統資源利用率和系統可靠性，為今后在工程、軍事、通訊等生產生活各個領域應用打下良好基礎。
上傳時間： 2013-07-07
上傳用戶：xuanjie
激光打標是指利用高能量密度的激光束在物件表面作永久性標刻。激光打標以其“打標速度快、性能穩定、打標質量好”等優勢，獲得了日益廣泛的應用。傳統的激光打標系統一般是基于ISA總線或PCI總線的，運動控制卡必須插在計算機的PCI插槽內，且不支持熱捅拔，影響了控制卡的穩定性；以單片機為主控制器的激光打標控制卡雖然成本低、運行可靠，但由于其運算速度慢、存儲容量有限，限制了它的應用范圍。 運動控制卡是激光打標系統的核心組成部分。本文設計了一種新型的基于USB總線，以FPGA為主控單元的振鏡掃描式激光打標控制卡，它利用了USB總線高速、穩定、易用和FPGA資源豐富、處理能力強、易擴展等優點，將PC機強大的信息處理能力與運動控制卡的運動控制能力相結合，具有信息處理能力強、開放程度高、使用方便的特點。 本文首先介紹了激光打標的原理，激光打標技術的發展現狀以及激光打標系統的組成結構。在對USB總線技術作了簡要介紹后，詳細討論了激光打標控制卡的硬件電路設計，包括USB接口電路，FPGA主控單元電路，D/A單元電路，存儲器電路，I/O接口電路等。接著對USB接口單元的固件程序和FPGA中USB接口功能模塊、D/A寫控制功能模塊和SRAM讀寫控制功能模塊的程序做了詳細設計，通過軟硬件調試，控制卡實現了USB通信，輸出兩路模擬信號，SRAM數據讀寫，數字量輸入輸出等功能。
上傳時間： 2013-04-24
上傳用戶：prczsf
隨著信息時代的到來，用戶對數據保護和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經信道傳輸后，到達接收端不可避免地會受到干擾而出現信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控制領域中一類重要的線性分組碼，由于它編解碼結構相對固定，性能強，不但可以糾正隨機差錯，而且對突發錯誤的糾錯能力也很強，被廣泛應用在數字通信、數據存儲系統中，以滿足對數據傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義，而且具有相當大的經濟價值。 本文首先介紹了線形分組碼及其子碼循環碼、BCH碼的基礎理論知識，重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行，接著介紹了有限域的有關理論。基于RS碼傳統的單倍結構，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實現。其中編碼器基于傳統的線性反饋移位寄存器除法電路并進行八倍并行擴展，譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現的脈動關鍵方程求解結構，其他模塊均采用九倍并行實現。由于進行了超前運算、流水線及并行處理，使編解碼的數據吞吐量大為提高，同時延時更小。 本論文設計了C++仿真平臺，并與HDL代碼結果進行了對比驗證。Verilog HDL代碼經過modelsim仿真驗證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態時序分析，綜合軟件為QUATURSⅡ V8．0。驗證及測試表明，本設計在滿足編解碼基本功能的基礎上，能夠實現數據的高吞吐量和低延時傳輸，達到性能指標要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實現方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。
上傳時間： 2013-04-24
上傳用戶：思琦琦
隨著現代DSP、FPGA等數字芯片的信號處理能力不斷提高，基于軟件無線電技術的現代通信與信息處理系統也得到了更為廣泛的應用。軟件無線電的基本思想是以一個通用、標準、模塊化的硬件系統作為其應用平臺，把盡可能多的無線及個人通信和信號處理的功能用軟件來實現，從而將無線通信新系統、新產品的開發逐步轉移到軟件上來。另一方面，現代信號處理系統對數據的處理速度、處理精度和動態范圍的要求也越來越高，需要每秒完成幾千萬到幾百億次運算。因此研制具備高速實時信號處理能力的通用硬件平臺越來越受到業界的重視。 @@ 目前的高速實時信號處理系統一般均采用DSP+FPGA的架構，其中DSP主要負責完成系統通信和基帶信號處理算法，而FPGA主要完成信號預處理等前端算法，并提供系統常用的各種外部接口邏輯。本文的主要工作就在于完成通用型高速實時信號處理系統的FPGA軟件設計。 @@ 本文提出了一種基于多DSP與FPGA的通用高速實時信號處理系統的架構。綜合考慮各方面因素，作者選擇使用兩片ADSP-TS201浮點DSP以混合耦合模型構成系統信號處理核心；以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系統所需的各種接口，包括與ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外設接口。此外，作者還選擇了ADSP-BF533定點DSP加入系統當中以擴展系統音視頻信號處理能力，體現系統的通用性。 @@ 基于FPGA的嵌入式系統設計正逐漸成為現代FPGA應用的一個熱點。結合課題需要，作者以Xilinx公司的MicroBlze軟核處理器為核心在Virtex-5片內設計了一個嵌入式系統，完成了對CF卡、DDR2 SDRAM存儲器的讀寫控制，并利用片內集成的三態以太網MAC硬核模塊，實現了系統與上位PC機之間的以太網通信鏈路。此外，為擴展系統功能，適應未來可能的軟件升級，進一步提高系統的通用性，還將嵌入式實時操作系統μC/OS-II移植到MicroBlaze處理器上。 @@ 最后，作者介紹了基于Xilinx RocketIO GTP收發器的高速串行傳輸設計的關鍵技術和基本的設計方法，充分體現了目前高速實時信號處理系統的發展要求和趨勢。 @@關鍵詞：高速實時信號處理；FPGA；Virtex-5；嵌入式系統；MicroBlaze
上傳時間： 2013-05-17
上傳用戶：wangchong
高速大容量數據采集存儲技術在通信、航天、氣象、雷達等多個領域中擁有著廣泛應用。各領域科技與信息技術不斷發展，對數據的采集和傳輸速率要求越來越高，對數據存儲的速度和容量要求也越來越高。高速數據存儲主要包括存儲介質選取、存儲器控制、數據存儲和總線應用等，如何實時、高速、連續大量地采集存儲數據是一個關鍵性問題。 本文設計了一種基于FPGA控制的高速數據采集存儲系統。該系統選用符合ATA-6規范的IDE硬盤作為數據存儲介質，采用RAID0配置的磁盤陣列形式，并配合板載的128MB內存實現對數據的高速大容量穩定存儲。 該磁盤陣列同時管理五個IDE硬盤，平均數據流達到250MB/s，峰值傳輸速率達到500MB/s，也可以擴展更多硬盤構成大容量的磁盤陣列。系統采用PCI-9054橋芯片與計算機連接，可同時存儲四路AD數據，可以通過人機交互界面實時監控數據采集情況，在計算機上實現整個磁盤陣列的實時控制。
上傳時間： 2013-06-14
上傳用戶：2404
本論文設計了一種基于FPGA的高速FIR數字濾波器,濾波器實現低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數據為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數字濾波器的基本原理和線性FIR數字濾波器的性質、結構,根據濾波器的性能要求選擇窗函數、確定系數,在算法上為了滿足數字濾波器的要求,對系數放大512倍并取整,并用Matlab對數字濾波器原理進行了證明。同時簡述了EDA技術和FPGA設計流程。 其次,論文說明了FIR數字濾波器模塊的劃分,并用Verilog語言在Modelsim環境下進行了功能測試。對于數字濾波器系數中的-1,-2,4這些簡單的系數乘法直接進行移位和取反,可以極大的節省資源和優化設計。而對普通系數乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現了乘積的運算；另外,在本設計進行部分積累加時,采用舍取冗余位,主要是根據設計時已對系數進行了放大,而輸出時又要將結果相應的縮小,所以在累加時,提前對部分積縮小,從而減少了運算量,從時間和資源上都得到了優化。 論文的最后分別用Modelsim和Quartus II進行了FIR數字濾波器的前仿真和后仿真,將仿真的結果和Matlab中原理驗證時得到的理想值進行了比較,并對所產生的誤差進行了分析。仿真結果表明：本16階FIR數字濾波器設計能夠實現截止頻率為1MHz的低通濾波,并且工作頻率可達150MHz以上。
上傳時間： 2013-05-24
上傳用戶：qiaoyue
<bdo id="6ckmw"></bdo>